[發明專利]針對鎖相環的基于頻率的偏置電壓縮放

在審

• 申請號: 201710364574.0
• 申請日: 2017-05-22
• 公開（公告）號: CN107547085A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 安德烈亞斯·羅伊特邁耶;托馬斯·古施泰特;赫維希·迪特爾-斯坦毛瑞爾;克利斯汀·維克帕勒克
• 申請（專利權）人: 英特爾IP公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08
• 代理公司: 北京東方億思知識產權代理有限責任公司11258
• 代理人: 孫洋

技術領域

本公開涉及鎖相環，并且更具體地，涉及針對鎖相環的基于頻率的偏置電壓縮放。

背景技術

鎖相環(PLL)可以為各種應用提供精確的時序生成和對準，如時鐘生成或時鐘數據恢復。數字鎖相環(DPLL)是傳統PLL的可行替代方案，其中可以使用數字環路濾波器來替代模擬組件。例如，全數字鎖相環(ADPLL)被設計為全部利用數字技術，并且可以包括相位頻率檢測器、環路濾波器、振蕩器和分頻器。與其他DPLL一樣，ADPLL利用高頻時鐘源，因為它們不提供真正的頻率合成。因此，振蕩器是調諧DPLL的重要組件，調諧DPLL可能涉及粗調諧和微調諧操作。

由振蕩器輸出的信號的頻率是由一個或多個調諧電容器陣列(例如，用于開環頻帶調整的一個陣列和用于閉環調諧的另一陣列)來調節的。例如，可以利用由二進制編碼所控制的電容器來實現粗調諧(例如，調諧用于頻帶調整的電容器陣列)，其中粗調諧處理選擇頻帶。在針對目標操作頻率的鎖定操作階段期間并且在粗調諧后，粗調諧保持不變，通過微調諧操作(例如，設置用于鎖定鎖相環的微調諧域)來增強鎖相環的頻率分辨率，以補償粗調諧中的錯誤并且并將振蕩器鎖定在目標頻率處。

發明內容

根據本公開的一個方面，提供一種鎖相環系統，包括：偏置電壓調整電路，被配置為至少基于振蕩器的目標頻率來計算經縮放的偏置電壓；電壓調節器，被配置為：輸入經縮放的偏置電壓和所選擇的核心電壓，其中，核心電壓是基于振蕩器的目標操作頻率來選擇的；生成經平滑的核心電壓；以及將經平滑的核心電壓提供給振蕩器。

根據本公開的另一個方面，提供了一種方法，包括：至少基于振蕩器的目標頻率來針對電壓調節器縮放基極偏置電壓，電壓調節器將經平滑的核心電壓施加到振蕩器；以及將經縮放的偏置電壓施加到電壓調節器。

根據本公開的另一個方面，提供了一種鎖相環系統，包括：振蕩器，被配置為：輸入經平滑的核心電壓；基于經平滑的核心電壓來選擇操作點；以及在所選擇地操作點處操作以生成具有處于與操作點相關聯的頻帶內的頻率的信號；電壓調節器，被配置為：輸入經縮放的偏置電壓和所選擇的核心電壓，其中，核心電壓是基于振蕩器的目標頻率來選擇的；生成經平滑的核心電壓；以及將經平滑的核心電壓提供給振蕩器；以及偏置電壓調整電路，被配置為：至少基于目標頻率來計算經縮放的偏置電壓。

根據本公開的另一個方面，提供了一種設備，包括：用于至少基于振蕩器的目標頻率來針對電壓調節器縮放基極偏置電壓的裝置，其中，電壓調節器將經平滑的核心電壓施加到振蕩器；以及用于將經縮放的偏置電壓施加到電壓調節器的裝置。

根據本公開的另一個方面，提供了一種或多種機器可讀介質，包括存儲在上面的多個指令，多個指令響應于被執行使得機器執行本文所描述的方法。

附圖說明

圖1示出了根據所描述的各種方面的示例性鎖相環系統，該系統包括被配置為縮放用于各個PLL的偏置電壓的偏置電壓調整電路。

圖2示出了根據所描述的各種方面的另一示例性鎖相環系統，該系統包括被配置為基于粗調諧值來縮放各個PLL的偏置電壓的偏置電壓調整電路。

圖3示出了根據所描述的各種方面的用于鎖相環系統中基于頻率的PLL偏置電壓縮放的示例性方法的流程圖。

圖4示出了根據所描述的各種方面的用于鎖相環系統中基于粗調諧值的PLL偏置電壓縮放的另一示例性方法的流程圖。

圖5示出了根據所描述的各種方面的示例性偏置電壓縮放曲線。

圖6示出了根據所描述的各種方面的示例性用戶設備裝置，該用戶設備裝置包括利用基于頻率的偏置電壓縮放的PLL系統。

具體實施方式

PLL生成具有與基于振蕩器或振蕩器電路的輸入信號的相位相關的相位的輸出信號。本文公開的基于頻率的偏置電壓縮放可以利用振蕩器(例如，數控振蕩器(DCO)、壓控振蕩器(VCO)等)操作來例如用于多個不同頻率的合成操作。所討論的鎖相環系統可以操作來合成或同步信號，其可以跟蹤輸入頻率或相位并產生幾倍于輸入頻率的頻率或相位。