[發(fā)明專利]用于軟件功能重構(gòu)的裝置及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710363975.4
• 申請(qǐng)日: 2017-05-22
• 公開（公告）號(hào): CN107239304A
• 公開（公告）日: 2017-10-10
• 發(fā)明（設(shè)計(jì)）人: 竇崢;林云;劉彤;齊琳;許錦明
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445
• 代理公司: 北京康盛知識(shí)產(chǎn)權(quán)代理有限公司11331
• 代理人: 張宇峰

1.一種用于軟件功能重構(gòu)的裝置，其特征在于，包括：上位機(jī)模塊，軟件通信體系框架SCA中間層模塊和底層硬件模塊；

所述上位機(jī)模塊，用于提供軟件功能選項(xiàng)和參數(shù)配置并發(fā)送對(duì)應(yīng)的功能算法文件和配置參數(shù)；

所述SCA中間層模塊，用于在所述上位機(jī)模塊和所述底層硬件模塊之間進(jìn)行數(shù)據(jù)傳輸，根據(jù)所述配置參數(shù)向所述底層硬件模塊加載所述功能算法文件；

所述底層硬件模塊，用于加載所述功能算法文件，執(zhí)行軟件功能。

2.如權(quán)利要求1所述的裝置，其特征在于，所述SCA中間層模塊包括：外設(shè)部件互連標(biāo)準(zhǔn)PCI驅(qū)動(dòng)、至少一個(gè)波形應(yīng)用組件和至少一個(gè)設(shè)備組件；

所述波形應(yīng)用組件，用于根據(jù)所述配置參數(shù)調(diào)用所述設(shè)備組件并將所述功能算法文件傳輸給所述設(shè)備組件；

所述設(shè)備組件，用于調(diào)用所述PCI驅(qū)動(dòng)向所述底層硬件模塊加載所述功能算法文件。

3.如權(quán)利要求2所述的裝置，其特征在于，所述波形應(yīng)用組件與所述設(shè)備組件通過基于公共對(duì)象請(qǐng)求代理體系結(jié)構(gòu)CORBA規(guī)范的接口進(jìn)行通信；

每個(gè)所述波形應(yīng)用組件都具有兩個(gè)標(biāo)準(zhǔn)接口，所述標(biāo)準(zhǔn)接口分別用于與所述上位機(jī)模塊和所述設(shè)備組件進(jìn)行通信。

4.如權(quán)利要求2所述的裝置，其特征在于，所述設(shè)備組件和所述底層硬件模塊通過緊湊型外設(shè)部件互連標(biāo)準(zhǔn)CPCI總線進(jìn)行通信；

所述上位機(jī)模塊與所述波形應(yīng)用組件基于CORBA規(guī)范的接口通過局域網(wǎng)LAN總線進(jìn)行通信。

5.如權(quán)利要求2所述的裝置，其特征在于，所述上位機(jī)模塊提供的軟件功能選項(xiàng)與所述功能算法文件一一對(duì)應(yīng)；

所述波形應(yīng)用組件與所述上位機(jī)模塊的軟件功能選項(xiàng)一一對(duì)應(yīng)。

6.如權(quán)利要求2所述的裝置，其特征在于，所述底層硬件模塊包括至少一個(gè)數(shù)字信號(hào)處理技術(shù)DSP芯片或至少一個(gè)現(xiàn)場(chǎng)可編程門陣列FPGA芯片；

所述設(shè)備組件與所述DSP芯片或所述FPGA芯片一一對(duì)應(yīng)。

7.如權(quán)利要求6所述的裝置，其特征在于，所述底層硬件模塊包括一個(gè)控制芯片，所述控制芯片用于引導(dǎo)所述功能算法文件至所述DSP芯片或所述FPGA芯片。

8.一種用于軟件功能重構(gòu)的方法，其特征在于，包括：

上位機(jī)模塊發(fā)送對(duì)應(yīng)的功能算法文件和配置參數(shù)至SCA中間層模塊；

所述SCA中間層模塊根據(jù)所述配置參數(shù)向所述底層硬件模塊加載所述功能算法文件；

所述底層硬件模塊加載所述功能算法文件。

9.如權(quán)利要求8所述的方法，其特征在于，所述SCA中間層模塊包括：PCI驅(qū)動(dòng)、至少一個(gè)波形應(yīng)用組件和至少一個(gè)設(shè)備組件；

所述SCA中間層模塊根據(jù)所述配置參數(shù)向所述底層硬件模塊加載所述功能算法文件包括：

所述波形應(yīng)用組件根據(jù)所述配置參數(shù)調(diào)用所述設(shè)備組件；

所述波形應(yīng)用組件將所述功能算法文件傳輸給所述設(shè)備組件；

所述設(shè)備組件調(diào)用所述PCI驅(qū)動(dòng)向所述底層硬件模塊加載所述功能算法文件。

10.如權(quán)利要求9所述的方法，其特征在于，所述上位機(jī)模塊提供的軟件功能選項(xiàng)與所述功能算法文件一一對(duì)應(yīng)；

所述波形應(yīng)用組件與所述上位機(jī)模塊的軟件功能選項(xiàng)一一對(duì)應(yīng)。

11.如權(quán)利要求9所述的方法，其特征在于，所述底層硬件模塊包括至少一個(gè)DSP芯片或至少一個(gè)FPGA芯片；

所述設(shè)備組件與所述DSP芯片或所述FPGA芯片一一對(duì)應(yīng)。

12.如權(quán)利要求11所述的方法，其特征在于，所述底層硬件模塊包括一個(gè)控制芯片，所述控制芯片用于引導(dǎo)所述功能算法文件至所述DSP芯片或所述FPGA芯片。