[發(fā)明專利]用于等離子體蝕刻工件的方法及裝置有效
| 申請(qǐng)?zhí)枺?/td> | 201710363139.6 | 申請(qǐng)日: | 2017-05-22 |
| 公開(kāi)(公告)號(hào): | CN107452611B | 公開(kāi)(公告)日: | 2023-02-28 |
| 發(fā)明(設(shè)計(jì))人: | 尼古拉斯·洛奈;馬克西姆·瓦瓦拉 | 申請(qǐng)(專利權(quán))人: | SPTS科技有限公司 |
| 主分類號(hào): | H01L21/3065 | 分類號(hào): | H01L21/3065 |
| 代理公司: | 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 章蕾 |
| 地址: | 英國(guó)*** | 國(guó)省代碼: | 暫無(wú)信息 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 等離子體 蝕刻 工件 方法 裝置 | ||
根據(jù)本發(fā)明,提供了一種在硅基板中等離子體蝕刻一個(gè)或多個(gè)特征的方法,所述方法包括以下步驟:使用循環(huán)蝕刻工藝進(jìn)行主蝕刻,在該循環(huán)蝕刻工藝中沉積步驟和蝕刻步驟交替重復(fù);以及進(jìn)行過(guò)蝕刻以完成所述特征的等離子體蝕刻;其中:該過(guò)蝕刻包括一個(gè)或多個(gè)第一類蝕刻步驟和一個(gè)或多個(gè)第二類蝕刻步驟,所述第一和第二類蝕刻步驟中的每個(gè)步驟都包括通過(guò)離子轟擊所述硅基板來(lái)進(jìn)行蝕刻;以及所述一個(gè)或多個(gè)第二類蝕刻步驟期間的離子轟擊相對(duì)于所述一個(gè)或多個(gè)第一類蝕刻步驟期間的離子轟擊具有向內(nèi)的傾斜。本發(fā)明還提供了一種用上述方法蝕刻硅基板的裝置。
技術(shù)領(lǐng)域
根據(jù)本發(fā)明,提供了用于等離子體蝕刻工件的方法及裝置。
背景技術(shù)
硅晶片的蝕刻是電子元件工業(yè)制造中的重要過(guò)程。蝕刻輪廓優(yōu)選在晶片的整個(gè)表面上是均勻的。理想情況下,應(yīng)該在晶片邊緣的3mm內(nèi)實(shí)現(xiàn)這種均勻且高質(zhì)量的蝕刻,以防止不必要的晶片材料的浪費(fèi)。
目前,用于蝕刻硅晶片的方法包括使用通常稱為“博世工藝(Bosch process)”的循環(huán)技術(shù)的等離子體蝕刻。在這一技術(shù)中,循環(huán)地進(jìn)行交替的沉積步驟和蝕刻步驟。博世工藝在本領(lǐng)域中是公知的,例如描述于US5501893中。然而,由于朝向晶片邊緣的一些不連續(xù)性(如氣流、溫度和等離子體密度的變化)可能難以保持該等離子體蝕刻工藝的均勻性。控制等離子體均勻性并最小化這些邊緣效應(yīng)的方法包括使用靜電卡盤(electrostaticchucks,ESC)、氣流管理和大于晶片的臺(tái)板組件。還可使用聚焦環(huán)(可為陶瓷或硅的環(huán)形環(huán))來(lái)控制等離子體均勻性。然而,在等離子體蝕刻工藝期間,由于工藝條件(如RF電壓和腔室壓力)的波動(dòng)情況下,等離子體均勻性可能會(huì)偏離。這可以導(dǎo)致等離子體蝕刻工藝中尤其是朝向晶片邊緣的不對(duì)稱,在晶片邊緣離子轟擊的入射角更難以控制和再現(xiàn)。圖1中示出了在硅中蝕刻的通孔的底部處的這種不對(duì)稱的SEM圖像。這種不對(duì)稱會(huì)導(dǎo)致有缺陷的模具。
在硅晶片的等離子體蝕刻中,通常實(shí)現(xiàn)晶片表面的負(fù)極化,從而將來(lái)自等離子體的正離子吸引到晶片的表面。等離子體中正離子已被提取的區(qū)域稱為等離子體殼層。正離子在大致垂直于等離子體殼層的方向上轟擊晶片表面。因此,在厚度上的變形或等離子體殼層的偏斜將導(dǎo)致蝕刻表面的不均勻性。等離子體殼層的偏斜對(duì)應(yīng)于離子轟擊基板表面的入射角。該偏斜角度在離子的入射路徑和晶片表面的法線之間測(cè)量。在晶片邊緣處離子轟擊的入射角可相對(duì)于在晶片中心處離子轟擊的入射角發(fā)生偏斜。等離子體殼層的厚度和偏斜取決于等離子體密度、局部電勢(shì)和晶片的拓?fù)浣Y(jié)構(gòu)。這些參數(shù)在整個(gè)處理室中是變化的并導(dǎo)致跨越晶片表面的等離子體殼層厚度的變化。這種等離子體殼層的變形在存在材料和機(jī)械不連續(xù)性的晶片邊緣處最為明顯。例如,在朝向晶片邊緣的基板表面上通常存在局部的電壓變化。這產(chǎn)生等離子體殼層厚度上的變形并可以導(dǎo)致非對(duì)稱蝕刻或具有逐漸變小的輪廓的蝕刻。圖2示出了在存在等離子體的情況下,放置在RF驅(qū)動(dòng)的靜電卡盤(ESC)22上的基板20的邊緣的橫截面,其中等離子體殼層34在基板20的邊緣處具有向外的偏斜。基板20位于ESC 22上并暴露于使用合適的蝕刻劑源氣體產(chǎn)生的等離子體32。在該實(shí)例中,等離子體殼層34在基板20的邊緣處具有向外的偏斜,使得離子轟擊基板表面的入射角具有徑向向外的分量。
等離子體蝕刻工藝可涉及緊隨主蝕刻的過(guò)蝕刻,通常一旦檢測(cè)到終點(diǎn)條件即開(kāi)始過(guò)刻蝕。主蝕刻循環(huán)也稱為體蝕刻(bulk etch)。主蝕刻可利用循環(huán)的沉積和蝕刻博世工藝。主蝕刻可用于形成溝槽或通孔,并進(jìn)行過(guò)蝕刻循環(huán)來(lái)確保蝕刻輪廓在晶片表面上是均勻的和完整的,并從主蝕刻工藝形成的通孔來(lái)去除任何其它殘留材料。還可進(jìn)行初始的“突破”蝕刻步驟。通常,在突破蝕刻、博世主蝕刻和過(guò)蝕刻的連續(xù)事件期間,使用不同的蝕刻方案設(shè)計(jì)和工藝參數(shù)。
可以在過(guò)蝕刻周期期間優(yōu)化等離子體殼層的偏斜,使得過(guò)蝕刻盡可能與主蝕刻對(duì)準(zhǔn)。通常,這涉及調(diào)整工藝參數(shù)以最小化主蝕刻循環(huán)和過(guò)蝕刻循環(huán)之間的等離子體變形,這通常是復(fù)雜的。盡管優(yōu)化了工藝參數(shù),但在主蝕刻和過(guò)蝕刻之間,等離子體殼層經(jīng)常存在小的變化。然而,即使主蝕刻和過(guò)蝕刻之間偏斜上的小變化也可以導(dǎo)致過(guò)蝕刻的逐漸變小的輪廓或不對(duì)稱輪廓。在諸如具有高縱橫比的通孔的特征的底部,這種不對(duì)稱將變得更為明顯。這種不對(duì)稱可導(dǎo)致有缺陷的模具。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于SPTS科技有限公司,未經(jīng)SPTS科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710363139.6/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





