[發(fā)明專利]一種基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710358642.2
• 申請(qǐng)日: 2017-05-19
• 公開（公告）號(hào): CN108957124A
• 公開（公告）日: 2018-12-07
• 發(fā)明（設(shè)計(jì)）人: 李雨佳;黃曉霞;毛成華;劉歡;劉晗
• 申請(qǐng)（專利權(quán)）人: 深圳先進(jìn)技術(shù)研究院
• 主分類號(hào): G01R23/16
• 分類號(hào): G01R23/16
• 代理公司: 深圳市科進(jìn)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44316
• 代理人: 趙勍毅

1.一種基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)，其特征在于，包括有：

一數(shù)據(jù)采集器(1)，用于采集空間內(nèi)多個(gè)頻段的環(huán)境頻譜數(shù)據(jù)；

一FPGA處理器(2)，連接于數(shù)據(jù)采集器(1)，所述FPGA處理器(2)內(nèi)預(yù)設(shè)有環(huán)境噪聲閾值，所述FPGA處理器(2)用于接收數(shù)據(jù)采集器(1)輸出的環(huán)境頻譜數(shù)據(jù)，并分析每個(gè)頻段的環(huán)境頻譜數(shù)據(jù)是否小于環(huán)境噪聲閾值：

若是，則得出當(dāng)前頻段空閑；

若否，則得出當(dāng)前頻段繁忙。

2.如權(quán)利要求1所述的基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)，其特征在于，所述數(shù)據(jù)采集器(1)為AD9361射頻捷變收發(fā)器，所述FPGA處理器(2)包括Zynq-7020型芯片。

3.如權(quán)利要求2所述的基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)，其特征在于，所述FPGA處理器(2)與數(shù)據(jù)采集器(1)通過SPI接口建立連接，并且所述FPGA處理器(2)通過SPI接口向數(shù)據(jù)采集器(1)的寄存器配置控制信息，所述數(shù)據(jù)采集器(1)根據(jù)所述控制信息而獲取需要進(jìn)行信號(hào)采集的多個(gè)頻段。

4.如權(quán)利要求1所述的基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)，其特征在于，所述FPGA處理器(2)包括有：

一FIFO數(shù)據(jù)緩存模塊(20)，連接于數(shù)據(jù)采集器(1)，所述FIFO數(shù)據(jù)緩存模塊(20)用于對(duì)數(shù)據(jù)采集器(1)輸出的環(huán)境頻譜數(shù)據(jù)進(jìn)行緩存；

一DDR2存儲(chǔ)模塊(21)，連接于FIFO數(shù)據(jù)緩存模塊(20)，所述DDR2存儲(chǔ)模塊(21)用于當(dāng)FIFO數(shù)據(jù)緩存模塊(20)不空時(shí)，以先進(jìn)先出方式將FIFO數(shù)據(jù)緩存模塊(20)中緩存的環(huán)境頻譜數(shù)據(jù)存儲(chǔ)于該DDR2存儲(chǔ)模塊(21)；

一MFC處理模塊(22)，連接于DDR2存儲(chǔ)模塊(21)，所述MFC處理模塊(22)用于通過FFT算法將環(huán)境頻譜數(shù)據(jù)由時(shí)域數(shù)據(jù)轉(zhuǎn)換為頻域數(shù)據(jù)，再利用CORDIC算法進(jìn)行頻譜分析后得出當(dāng)前頻段空閑或者繁忙；

一VGA顯示模塊(23)，連接于MFC處理模塊(22)，所述VGA顯示模塊用于顯示當(dāng)前頻段的空閑或者繁忙狀態(tài)。

5.如權(quán)利要求4所述的基于FPGA的動(dòng)態(tài)頻譜分析系統(tǒng)，其特征在于，所述MFC處理模塊(22)包括有：

一中值濾波單元(220)，連接于DDR2存儲(chǔ)模塊(21)，所述中值濾波單元(220)用于當(dāng)MFC處理模塊(22)從DDR2存儲(chǔ)模塊(21)中讀取數(shù)據(jù)時(shí)，利用中值濾波算法濾除數(shù)據(jù)中的脈沖噪聲；

一FFT變換單元(221)，連接于中值濾波單元(220)，所述FFT變換單元(221)用于根據(jù)FFT算法將濾波后的數(shù)據(jù)由時(shí)域數(shù)據(jù)轉(zhuǎn)換為頻域數(shù)據(jù)；

一復(fù)數(shù)求模單元(222)，連接于FFT變換單元(221)，所述復(fù)數(shù)求模單元(222)用于利用CORDIC算法對(duì)FFT變換單元(221)轉(zhuǎn)換后的頻域數(shù)據(jù)進(jìn)行頻譜分析。

6.一種基于FPGA的動(dòng)態(tài)頻譜分析方法，其特征在于，該方法基于一系統(tǒng)實(shí)現(xiàn)，所述系統(tǒng)包括有一數(shù)據(jù)采集器(1)及一FPGA處理器(2)，所述FPGA處理器(2)連接于數(shù)據(jù)采集器(1)，所述FPGA處理器(2)內(nèi)預(yù)設(shè)有環(huán)境噪聲閾值，所述方法包括如下步驟：

步驟S1，所述數(shù)據(jù)采集器(1)采集空間內(nèi)多個(gè)頻段的環(huán)境頻譜數(shù)據(jù)；

步驟S2，所述FPGA處理器(2)接收數(shù)據(jù)采集器(1)輸出的環(huán)境頻譜數(shù)據(jù)；

步驟S3，所述FPGA處理器(2)分析每個(gè)頻段的環(huán)境頻譜數(shù)據(jù)是否小于環(huán)境噪聲閾值：

若是，則得出當(dāng)前頻段空閑；

若否，則得出當(dāng)前頻段繁忙。

7.如權(quán)利要求6所述的基于FPGA的動(dòng)態(tài)頻譜分析方法，其特征在于，還包括控制信號(hào)寫入步驟：

所述FPGA處理器(2)通過SPI接口向數(shù)據(jù)采集器(1)的寄存器配置控制信息，所述數(shù)據(jù)采集器(1)根據(jù)所述控制信息而獲取需要進(jìn)行信號(hào)采集的多個(gè)頻段。

8.如權(quán)利要求7所述的基于FPGA的動(dòng)態(tài)頻譜分析方法，其特征在于，所述數(shù)據(jù)采集器(1)以跳頻的方式采集多個(gè)頻段的環(huán)境頻譜數(shù)據(jù)。