[發明專利]一種表面安裝ZnO壓敏電阻及其制備方法

在審

• 申請號: 201710358346.2
• 申請日: 2017-05-19
• 公開（公告）號: CN107146668A
• 公開（公告）日: 2017-09-08
• 發明（設計）人: 盧振亞;阮嘉祥;楊鳳金
• 申請（專利權）人: 華南理工大學;廣州固安電子有限公司
• 主分類號: H01C7/12
• 分類號: H01C7/12;H01C1/144;H01C1/142;H01C1/00;H01C17/00;H01C17/28
• 代理公司: 廣州市華學知識產權代理有限公司44245
• 代理人: 林梅繁

技術領域

本發明涉及ZnO壓敏電阻器及其制造方法，特別涉及一種適合表面貼裝技術的貼片式ZnO壓敏電阻及其制造方法。

背景技術

ZnO壓敏電阻器已大量用于電力電子線路中吸收或抑制異常過電壓，保護電力電子設備免遭破壞。

隨著電子產品向小型化、低成本、高性能、高可靠發展，表面安裝技術(SMT--Surface Mount Technology)已在電子產品制造業迅速普及。ZnO壓敏電阻是電子產品必備元件，但是目前ZnO壓敏電阻的片式化率很低，現有貼片式壓敏電阻采用類似多層陶瓷電容器(MLCC)疊層工藝技術制造，這種技術的優勢在于制造低壓敏電壓的壓敏電阻。

ZnO壓敏電阻更多用于較高電壓回路，例如220VAC和110VAC工頻電源回路通常采用壓敏電壓為390～680V和200～270V的壓敏電阻進行防雷過壓保護。

由于中高壓ZnO壓敏電阻采用的壓敏陶瓷材料的壓敏電壓梯度介于100～300V/mm，如果采用疊層工藝制造較高電壓壓敏電阻，每個有效層厚度超過0.5mm，甚至超過1mm，有效層厚度越大，多層結構中每層有效面積就相應縮小，材料利用率低，造成單位體積吸收能量密度降低。

對于中高電壓范圍的壓敏電阻器，普通單層壓敏電阻比疊層工藝制備的多層貼片式壓敏電阻具有電性能優勢，但是現有單層壓敏電阻普遍采用焊接引線、環氧樹脂包封工藝，制造的壓敏電阻器需要在電路板上插件安裝。

發明內容

為了解決現有技術所存在的問題，本發明提供一種表面安裝ZnO壓敏電阻制備方法，該方法不同于現有疊層工藝貼片式壓敏電阻制造方法，采用單層壓敏陶瓷片，制造的貼片式壓敏電阻器吸收能量密度大，制造成本低。

本發明還提供一種表面安裝ZnO壓敏電阻，采用單層壓敏陶瓷片，吸收能量密度大，可用于中高電壓回路，生產成本低。

本發明表面安裝ZnO壓敏電阻制備方法，包括以下步驟：

S1、制作ZnO壓敏陶瓷片；

S2、在ZnO壓敏陶瓷片兩面印刷銀電極漿料，然后進行燒結形成銀電極，獲得兩面有銀電極的ZnO壓敏銀片；

S3、在ZnO壓敏銀片的兩面銀電極的邊緣制備一層絕緣材料，制成覆蓋絕緣材料的ZnO壓敏電阻片；

S4、制作金屬電極片，金屬電極片具有一凹陷位和位于凹陷位兩側的平底部分，凹陷位的底面與銀電極焊接；

S5、在覆蓋絕緣材料的ZnO壓敏電阻片的一面銀電極的中央印刷焊錫膏，將金屬電極片凹陷位的中心對準焊錫膏印刷圖案的中心位置，加熱使焊錫膏融化形成焊錫層，金屬電極片通過焊錫層與ZnO壓敏電阻片焊接在一起。

優選地，步驟S3采用無機玻璃材料制備絕緣材料時，在ZnO壓敏銀片的兩面銀電極邊緣印刷無機玻璃漿料，烤干后，燒結玻璃材料，獲得覆蓋無機玻璃材料的ZnO壓敏電阻片；無機玻璃材料的燒結溫度比步驟S2中銀電極的燒結溫度至少低20度。

優選地，步驟S3采用有機高分子材料制備絕緣材料時，在ZnO壓敏銀片的兩面銀電極邊緣印刷有機高分子油墨，印刷一面后經紫外光固化，然后印刷第二面再經紫外光固化，獲得覆蓋有機高分子材料的ZnO壓敏電阻片。

本發明表面安裝ZnO壓敏電阻，包括單層壓敏陶瓷片、印制在壓敏陶瓷片兩面的銀電極、印制在銀電極邊緣的環形絕緣材料以及金屬電極片；所述金屬電極片具有一凹陷位和位于凹陷位兩側的平底部分，凹陷位的底面與銀電極焊接，凹陷位兩側的平底部分等效，單獨或共同作為ZnO壓敏電阻的一極焊接端；環形絕緣材料的寬度覆蓋銀電極邊緣線內外各不少于0.5mm。環形絕緣材料的外環線最大可達到壓敏陶瓷片的邊緣。

現有技術制備的ZnO壓敏電阻片，焊接引線后如果不采用有機材料包封，對其施加脈沖電流時，由于銀電極邊緣電場強度大于內部，并且暴露在空氣中的半導性ZnO陶瓷表面容易在高電場下發生電離，因此承受大電流脈沖時，ZnO壓敏電阻片邊緣和側面會發生飛弧閃絡現象。采用本發明方法，銀電極邊緣覆蓋一層緊密結合的絕緣材料，使得在承受脈沖時電場強度較為集中的銀電極邊緣與空氣隔絕，銀電極邊緣到容易發生表面電離的半導性ZnO陶瓷表面至少有0.5mm的距離，覆蓋有絕緣材料的ZnO陶瓷表面電擊穿強度比暴露在空氣中的ZnO陶瓷表面電擊穿強度大得多。