[發明專利]用于數字系統中時鐘合成器的1-16和1.5-7.5分頻器

有效

• 申請號: 201710357674.0
• 申請日: 2017-05-19
• 公開（公告）號: CN107547082B
• 公開（公告）日: 2023-10-13
• 發明（設計）人: 吳卿樂;牛祺
• 申請（專利權）人: 豪威科技股份有限公司
• 主分類號: H03K23/66
• 分類號: H03K23/66;H03K23/68
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 宋融冰

1.一種分頻器，包括：

數字分頻器，用于以奇整數分頻；以及

雙邊沿觸發的單穩態觸發器，耦接至所述數字分頻器的輸出的倍增頻率；

其中所述分頻器可被配置為以至少可選自1.5、2.5和3.5的非整數比的可配置比對輸入頻率分頻。

2.根據權利要求1所述的分頻器，其中，所述雙邊沿觸發的單穩態觸發器依賴于電路延遲以確定脈沖寬度。

3.根據權利要求1所述的分頻器，其中，所述雙邊沿觸發的單穩態觸發器是脈沖寬度由時鐘信號確定的數字單穩態觸發器。

4.根據權利要求2或3所述的分頻器，其中，所述分頻器可被配置為以至少可選自1.5、2.5、3.5、5.5、6.5、7.5的非整數比的可配置比對所述輸入頻率分頻。

5.根據權利要求2或3所述的分頻器，其中，所述分頻器可被配置為以可選自包括2、4、6、8的多個整數比和所述非整數比的可配置比對所述輸入頻率分頻。

6.一種鎖相環時鐘合成子系統，包括根據權利要求2或3所述的分頻器。

7.根據權利要求2或3所述的分頻器，其中，所述分頻器可配置為使得所述雙邊沿觸發的單穩態觸發器接收具有50％占空比的N分頻階段的輸出，其中N是可選自至少包括3和5的組中的奇整數。

8.一種以可選自至少包括1.5、2.5、3.5的非整數比的組的非整數比對輸入頻率分頻以提供輸出的方法，包括：

以奇整數對時鐘信號分頻以產生中間信號頻率；以及

將所述中間信號頻率乘以2。

9.根據權利要求8所述的方法，其中，所述輸出的脈沖寬度由以所述中間頻率的上升沿和下降沿觸發的單穩態觸發器電路中的電路延遲確定。

10.根據權利要求8所述的方法，其中，所述輸出的脈沖寬度由時鐘信號確定。