[發明專利]一種運算放大器

有效

• 申請號: 201710350481.2
• 申請日: 2017-05-18
• 公開（公告）號: CN107134983B
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 吳為敬;吳建東;寧洪龍;徐苗;王磊;彭俊彪
• 申請（專利權）人: 華南理工大學
• 主分類號: H03F1/30
• 分類號: H03F1/30;H03F3/45;H03G3/30
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 王東東

1.一種運算放大器，其特征在于，包括輸入級電路、偏置電路及輸出級電路；

所述輸入級電路包括差分輸入模塊（15）、第一及第二增益自舉模塊（13、14），所述偏置電路包括偏置模塊（11）和共模反饋模塊（12），所述輸出級電路包括差分轉單端模塊（16）；

偏置模塊（11）的輸出信號包括偏置電壓節點Bias1及偏置電壓節點Bias2；

共模反饋模塊（12）的輸出信號包括偏置電壓節點Bias3；

第一增益自舉模塊（13）的信號包括正相輸入端IN1+、反相輸入端IN1-、正相輸出端OUT1+和反相輸出端OUT1-；

第二增益自舉模塊（14）的輸入信號包括正相輸入端IN2+和反相輸入端IN2-，其輸出信號包括正相輸出端OUT2+和反相輸出端OUT2-；

差分輸入模塊（15）的輸入信號包括正相輸入端IN+和反相輸入端IN-，輸出信號包括正相輸出端OUT+和反相輸出端OUT-；

所述偏置模塊（11）由第一晶體管（M1）、第二晶體管（M2）及第三晶體管（M3）構成，所述第一晶體管（M1）的漏極及柵極與電源端VDD連接，所述第一晶體管（M1）的源極分別與第二晶體管（M 2）的漏極和柵極連接，并作為偏置電壓節點Bias2；所述第二晶體管（M2）的源極分別與第三晶體管（M3）的漏極及柵極連接，并作為偏置電壓節點Bias1，所述第三晶體管（M3）的源極與接地端GND連接；

所述共模反饋模塊（12）由第四晶體管（M4）、第五晶體管（M5）及第六晶體管（M6）構成，所述第四晶體管（M4）及第五晶體管（M5）的漏極均與電源端VDD連接，所述第四晶體管的源極及第五晶體管（M5）的源極分別與第六晶體管（M6）的漏極連接，所述第六晶體管（M6）的柵極與第六晶體管（M6）的漏極連接，并作為偏置電壓節點Bias3，其源極與接地端GND相連，所述第四晶體管（M4）的柵極與差分輸入模塊的正相輸出端OUT+連接，所述第五晶體管（M5）的柵極與差分輸入模塊的反相輸出端OUT-連接；

所述第一增益自舉模塊（13）由第十六晶體管（M16）、第十七晶體管（M17）、第十八晶體管（M18）、第十九晶體管（M19）及第二十晶體管（M20）構成；所述第十六晶體管（M16）的柵極及漏極均與電源端VDD連接，其源極與第十八晶體管（M18）的漏極連接，所述第十八晶體管（M18）的漏極作為第一增益自舉模塊的正相輸出端OUT1+，其柵極與差分輸入模塊的反相輸出端OUT-相連，所述第十八晶體管（M18）的源極與第十九晶體管（M19）的源極均與第二十晶體管（M20）的漏極連接，第十九晶體管（M19）的漏極作為第一增益自舉模塊的反相輸出端OUT1-，第十九晶體管（M19）的柵極與差分輸入模塊的正相輸出端OUT+相連，所述第二十晶體管（M20）的柵極與偏置電壓節點Bias1連接，所述第二十晶體管（M20）的源極與接地端GND連接；

所述第二增益自舉模塊（14）由第二十一晶體管（M21）、第二十二晶體管（M22）、第二十三晶體管（M23）、第二十四晶體管（M24）及第二十五晶體管（M25）構成；

第二十一晶體管（M21）的柵極以及漏極均與電源端VDD相連，其源極與第二十三晶體管（M23）的漏極相連作為第二增益自舉模塊的正相輸出端OUT2+，第二十二晶體管（M22）的柵極和漏極均與電源端VDD相連，其源極與第二十四晶體管（M24）的漏極相連，并作為第二增益自舉模塊反相輸出端OUT2-，其柵極與差分輸入模塊的正相輸出端OUT+相連，所述第二十三晶體管（M23）的柵極與差分輸入模塊的反相輸出端OUT-相連，所述第二十五晶體管（M25）的漏極分別與第二十三晶體管（M23）及第二十四晶體管（M24）的源極連接，第二十五晶體管（M25）的柵極與偏置模塊的偏置電壓節點Bias1相連，所述第二十五晶體管（M25）的源極與接地端GND連接；

所述差分輸入模塊由第七晶體管（M7）、第八晶體管（M8）、第九晶體管（M9）、第十晶體管（M10）、第十一晶體管（M11）、第十二晶體管（M12）、第十三晶體管（M13）、第十四晶體管（M14）及第十五晶體管（M15）構成；

所述第七晶體管（M7）的漏極與電源端VDD相連，其柵極與第一增益自舉模塊的反相輸出端OUT1-相連，其源極與第八晶體管（M8）的漏極相連，所述第八晶體管（M8）的柵極與第二增益自舉模塊的反相輸出端OUT2-相連，其源極與第九晶體管（M9）的漏極相連，第九晶體管（M9）的漏極作為差分輸入模塊的反相輸出端OUT-，其柵極與偏置模塊的偏置電壓節點Bias2相連，所述第九晶體管（M9）的源極與第十晶體管（M10）的漏極連接，第十晶體管（M10）的柵極作為差分輸入模塊的正相輸入端IN+，第十晶體管（M10）的源極與第十一晶體管（M11）的漏極均與第十五晶體管（M15）的源極連接，第十一晶體管（M11）的柵極與共模反饋模塊的偏置電壓節點Bias3相連，第十一晶體管（M11）的源極與接地端GND連接，所述第十五晶體管（M15）的柵極作為差分輸入模塊的反相輸入端IN-，所述第十五晶體管（M15）的漏極與第十四晶體管（M14）的源極連接，第十四晶體管（M14）的漏極作為差分輸入模塊的正相輸出端OUT+，其柵極與偏置模塊的偏置電壓節點Bias2相連，所述第十四晶體管（M14）的漏極與第十三晶體管（M13）的源極連接，第十二晶體管（M12）的漏極與電源端VDD相連，其柵極與第一增益自舉模塊的正相輸出端OUT1+相連，其源極與第十三晶體管（M13）的漏極相連；第十三晶體管（M13）的柵極與第二增益自舉模塊的正相輸出端OUT2+相連；

所述差分轉單端模塊由第二十六晶體管（M26）、第二十七晶體管（M27）、第二十八晶體管（M28）及第二十九晶體管（M29）構成，第二十六晶體管（M26）的漏極與電源端VDD相連，其柵極與差分輸入模塊的正相輸出端OUT+相連，其源極與第二十七晶體管（M27）的漏極相連；第二十七晶體管（M27）的柵極與其漏極相連，其源極與接地端GND相連；第二十八晶體管（M28）的漏極與電源端VDD相連，其柵極與差分輸入模塊的反相輸出端OUT-相連，其源極與第二十九晶體管（M29）的漏極相連，并作為整個運算放大器的輸出端OUT；第二十九晶體管（M29）的柵極與第二十七晶體管（M27）的漏極相連，其源極與接地端GND相連；

所有的晶體管均為N型薄膜晶體管；

差分輸入模塊的正相輸出端OUT+和差分輸入模塊的反相輸出端OUT-分別作為共模反饋模塊、第一增益自舉模塊、第二增益自舉模塊和差分轉單端模塊的輸入信號。