[發(fā)明專(zhuān)利]移位寄存器單元、陣列基板柵極驅(qū)動(dòng)電路、顯示器以及柵極驅(qū)動(dòng)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710349564.X
• 申請(qǐng)日: 2017-05-17
• 公開(kāi)（公告）號(hào): CN108962154B
• 公開(kāi)（公告）日: 2021-01-15
• 發(fā)明（設(shè)計(jì)）人: 金志河;袁麗君;王志沖;韓明夫;姚星;商廣良;韓承佑;林允植;呂敬;黃應(yīng)龍;田正牧;鄭皓亮
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類(lèi)號(hào): G09G3/36
• 分類(lèi)號(hào): G09G3/36;G11C19/28
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 呂曉章

1.一種移位寄存器單元，其特征在于，包括：

輸入電路，連接到移位寄存器單元的輸入端、電源端、以及上拉節(jié)點(diǎn)，用于根據(jù)輸入端的輸入信號(hào)的控制而將電源端的電源電壓輸入至上拉節(jié)點(diǎn)；

上拉控制電路，連接到第一時(shí)鐘信號(hào)端、以及所述上拉節(jié)點(diǎn)，用于根據(jù)所述第一時(shí)鐘信號(hào)端輸入的第一時(shí)鐘信號(hào)，控制所述上拉節(jié)點(diǎn)的電位；

下拉控制電路，連接到高電平信號(hào)端、所述上拉節(jié)點(diǎn)、下拉節(jié)點(diǎn)以及第一低電平信號(hào)端，用于在所述上拉節(jié)點(diǎn)的電位的控制下，控制所述下拉節(jié)點(diǎn)的電位；

下拉電路，連接到所述上拉節(jié)點(diǎn)、所述第一低電平信號(hào)端、所述下拉節(jié)點(diǎn)以及輸出端，用于在所述下拉節(jié)點(diǎn)的電位的控制下，下拉所述上拉節(jié)點(diǎn)以及所述輸出端的電位；

上拉電路，連接到所述高電平信號(hào)端、所述上拉節(jié)點(diǎn)以及所述輸出端，用于在所述上拉節(jié)點(diǎn)的控制下，上拉所述輸出端輸出的輸出信號(hào)的電位；以及

復(fù)位電路，連接到第一復(fù)位端、所述上拉節(jié)點(diǎn)、第二低電平信號(hào)端、以及所述輸出端，用于在所述第一復(fù)位端輸入的信號(hào)的控制下，將所述上拉節(jié)點(diǎn)與輸出端的電位復(fù)位，

其中，對(duì)所述第一復(fù)位端輸入下下級(jí)移位寄存器單元的輸出信號(hào)，

所述輸入電路包括：

第一晶體管，其柵極連接到所述輸入端，被輸入輸入信號(hào)，其漏極連接到所述電源端，被輸入所述電源電壓，其源極連接到所述上拉節(jié)點(diǎn)，

所述上拉控制電路包括：

第十二晶體管，其柵極連接到所述上拉節(jié)點(diǎn)，漏極連接到所述第一時(shí)鐘信號(hào)端；以及

電容，其一端連接到所述第十二晶體管的源極，另一端連接到所述上拉節(jié)點(diǎn)，

所述下拉控制電路包括：

第五晶體管，其漏極連接到所述高電平信號(hào)端，源極連接到所述下拉節(jié)點(diǎn)；

第六晶體管，其柵極連接到所述上拉節(jié)點(diǎn)，漏極連接到所述下拉節(jié)點(diǎn)，源極連接到所述第一低電平信號(hào)端；

第八晶體管，其柵極連接到所述上拉節(jié)點(diǎn)，漏極連接到所述第五晶體管的柵極，源極連接到所述第一低電平信號(hào)端；

第九晶體管，其柵極與漏極連接到所述高電平信號(hào)端，源極連接到所述第五晶體管的柵極，

所述下拉電路包括：

第十晶體管，其柵極連接到所述下拉節(jié)點(diǎn)，漏極連接到所述上拉節(jié)點(diǎn)，源極連接到所述第一低電平信號(hào)端；以及

第十一晶體管，其柵極連接到所述下拉節(jié)點(diǎn)，漏極連接到所述輸出端，源極連接到所述第一低電平信號(hào)端，

所述復(fù)位電路包括：

第二晶體管，其柵極連接到所述第一復(fù)位端，漏極連接到所述上拉節(jié)點(diǎn)，源極連接到所述第二低電平信號(hào)端；以及

第四晶體管，其柵極連接到所述第一復(fù)位端，漏極連接到所述輸出端，源極連接到所述第二低電平信號(hào)端，

所述上拉電路具有：

第三晶體管，其柵極連接到所述上拉節(jié)點(diǎn)，漏極連接到所述高電平信號(hào)端，源極連接到所述輸出端。

2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，

所述復(fù)位電路還具有：

復(fù)位晶體管，其柵極連接到第二復(fù)位端，漏極連接到所述輸出端，源極連接到所述第二低電平信號(hào)端。

3.如權(quán)利要求2所述的移位寄存器單元，其特征在于，

所述第二復(fù)位端的復(fù)位信號(hào)是比第一時(shí)鐘信號(hào)晚一個(gè)時(shí)鐘單位的信號(hào)。

4.如權(quán)利要求1至3的任一項(xiàng)所述的移位寄存器單元，其特征在于，

所述第二低電平信號(hào)端輸入的第二低電平信號(hào)低于所述第一低電平信號(hào)端輸入的第一低電平信號(hào)。

5.一種陣列基板柵極驅(qū)動(dòng)電路，其特征在于，

包括多個(gè)如權(quán)利要求1至4的任一項(xiàng)所述的移位寄存器單元，

第一級(jí)移位寄存器單元的輸入端連接起始信號(hào)，倒數(shù)第二級(jí)移位寄存器單元的第一復(fù)位端連接第一復(fù)位信號(hào)，最后一級(jí)移位寄存器單元的第一復(fù)位端連接第二復(fù)位信號(hào)，最后一級(jí)移位寄存器單元的第二復(fù)位端連接第一級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)，

第一級(jí)移位寄存器單元至倒數(shù)第三級(jí)移位寄存器單元的第一復(fù)位端分別輸入其下下級(jí)移位寄存器單元的輸出信號(hào)。