[發明專利]薄膜晶體管及其制作方法、顯示裝置

有效

• 申請號: 201710349240.6
• 申請日: 2017-05-17
• 公開（公告）號: CN107425077B
• 公開（公告）日: 2020-03-06
• 發明（設計）人: 盧鑫泓;王珂;楊維
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/34;H01L27/12
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明實施例提供一種薄膜晶體管的制作方法、薄膜晶體管和顯示裝置。該方法包括：在基板上依次形成層疊的源極和第一絕緣圖案，其中，所述第一絕緣圖案在所述基板上的正投影位于所述源極在所述基板上的正投影內；在所述基板、露出的所述源極和所述第一絕緣圖案上依次形成層疊的有源層、第二絕緣圖案和柵極；去除所述有源層上的部分所述柵極和所述第二絕緣圖案，露出所述第一絕緣圖案上的部分所述有源層；對露出的部分所述有源層進行等離子化處理，形成漏極。本發明實施例將部分有源層進行等離子化處理形成漏極，可減少一次掩膜板的使用，有利于簡化制作流程，提升產能；改善歐姆接觸較差的問題；有效降低了有源層金屬和漏極金屬交疊產生的電容。

技術領域

本發明涉及薄膜晶體管技術領域，特別是涉及一種薄膜晶體管及其制作方法、顯示裝置。

背景技術

近年，隨著AR/VR顯示的爆發式發展，超高PPI(≥1000PPI)背板技術的開發正逐漸成為主流方向之一。氧化物由于其優異的性能和簡易的制作工藝，一直是背板的主要材料選擇，但是傳統的BCE(Back Channel Etch Type，背溝道刻蝕型)結構和Top Gate(頂柵)結構的氧化物TFT(Thin FilmTransistor，薄膜晶體管)的尺寸都相對較大，不適用于超高PPI氧化物陣列基板。而垂直結構的氧化物陣列基板的制備方法制備的TFT的尺寸相比于BCE結構和Top Gate結構的TFT的尺寸大大減小，并獲得了較好的TFT特性，使得垂直結構的氧化物TFT在超高PPI背板中具有較好的應用前景。

該垂直結構的氧化物陣列基板的薄膜晶體管的制備方法需要至少4道Mask(掩膜板)制程，即四次構圖工藝。具體的，如圖1所示，現有的制作方法如下：

(1)在基板101上采用Mask通過第一次構圖工藝形成源極102；(2)在源極102上采用Mask通過第二次構圖工藝形成第一絕緣圖案103；(3)在第一絕緣圖案103上采用Mask通過第三次構圖工藝形成漏極104；(4)在基板101、源極102和漏極104上采用Mask通過第四次構圖工藝形成依次層疊設置的有源層105、第二絕緣圖案106和柵極107。

因此，現有方法需要四道Mask制程，即四次構圖工藝，使得制作過程較繁瑣；并且，通過該方法制作的薄膜晶體管，如圖1所示，由于部分有源層105位于漏極104的表面上，漏極104與有源層105會形成層與層搭接的結構，因而產生交疊寄生電容，影響最終的顯示效果；此外，一般情況下，由于漏極104和有源層105的材料不同(漏極104為金屬，有源層105為氧化物)，導致歐姆接觸較差，也會影響顯示效果。

發明內容

本發明實施例提供一種薄膜晶體管及其制作方法、顯示裝置，以解決現有技術的薄膜晶體管的制作過程較繁瑣并且制作得到的薄膜晶體管的顯示效果較差的問題。

第一方面，提供一種薄膜晶體管的制作方法，包括：在基板上依次形成層疊的源極和第一絕緣圖案，其中，所述第一絕緣圖案在所述基板上的正投影位于所述源極在所述基板上的正投影內；在所述基板、露出的所述源極和所述第一絕緣圖案上依次形成層疊的有源層、第二絕緣圖案和柵極；去除所述有源層上的部分所述柵極和所述第二絕緣圖案，露出所述第一絕緣圖案上的部分所述有源層；對露出的部分所述有源層進行等離子化處理，形成漏極。

進一步，所述在基板上依次形成層疊的源極和第一絕緣圖案的步驟，包括：在所述基板上形成第一金屬層；將所述第一金屬層通過第一次構圖工藝，形成所述源極；在所述源極上形成硅氧化物層；將所述硅氧化物層通過第二次構圖工藝，形成所述第一絕緣圖案。

進一步，所述在基板上依次形成層疊的源極和第一絕緣圖案的步驟，包括：在所述基板上形成第一金屬層；在所述第一金屬層上形成硅氧化物層；在所述硅氧化物層上涂覆第一光刻膠；采用第一掩膜板對所述第一光刻膠進行曝光和顯影后，刻蝕所述硅氧化物層和所述第一金屬層，形成刻蝕后的所述硅氧化物層和源極；灰化部分所述第一光刻膠，露出部分所述硅氧化物層；將露出的部分所述硅氧化物層去除，形成第一絕緣圖案。