[發(fā)明專利]半導體器件的形成方法

有效

• 申請?zhí)枺?/td>: 201710345814.2
• 申請日: 2017-05-17
• 公開（公告）號: CN108962726B
• 公開（公告）日: 2022-01-25
• 發(fā)明（設(shè)計）人: 張海洋;紀世良
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027
• 代理公司: 上海德禾翰通律師事務(wù)所 31319
• 代理人: 侯莉

一種半導體器件的形成方法，包括：提供基底；在所述基底上形成抗反射涂層；在所述抗反射涂層上形成光刻膠圖案；以所述光刻膠圖案為掩模，利用包含COS和氫氣的混合氣體對所述抗反射涂層進行干法刻蝕，以形成圖案化的抗反射涂層；以所述光刻膠圖案和圖案化的抗反射涂層為掩模，對所述基底進行刻蝕，以形成目標圖案。本發(fā)明的方案提高了基底上目標圖案的精度。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，尤其涉及一種半導體器件的形成方法。

背景技術(shù)

隨著微電子技術(shù)的迅速發(fā)展，全球信息化、網(wǎng)絡(luò)化呈現(xiàn)出日新月異的景象，微電子技術(shù)發(fā)展水平的高低直接決定著集成電路的集成程度。依據(jù)摩爾定律，每隔3年，集成電路的集成度約增加4倍，其最小特征尺寸則相應縮小30％。微電子工業(yè)如此驚人的發(fā)展速度，所依賴的核心技術(shù)為光刻技術(shù)。光刻技術(shù)是指利用光刻膠在光照作用下經(jīng)過曝光、顯影、刻蝕等工藝將掩膜版上的圖案轉(zhuǎn)移到基底上的微細圖案加工技術(shù)。

隨著光刻技術(shù)曝光波長的不斷減小，在圖案分辨率明顯提高的同時，也帶來了一些負面影響，尤其是在I線之后發(fā)展起來的深紫外光刻技術(shù)中。由于基底表面的光學反射效應，反射光線和入射光線相干涉，在光刻膠內(nèi)部形成駐波效應和多重曝光，導致圖案側(cè)壁出現(xiàn)波浪似的鋸齒狀缺失，大大增加了控制刻蝕精確性的難度。為了克服以上問題，光刻工藝作出了改進，其在光刻膠下方形成了抗反射涂層(Anti-Reflective Coatings，簡稱ARC)，其能夠有效緩解駐波效應，提高圖案的精確性。

然而，隨著集成電路的特征尺寸不斷減小，光刻工藝所形成圖案的精度逐漸不滿足越發(fā)嚴格的質(zhì)量要求。因此，如何提高光刻工藝所形成圖案的精度成為本領(lǐng)域技術(shù)人員亟需解決的問題。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是：提高光刻工藝所形成圖案的精度。

為了解決上述問題，本發(fā)明的一個實施例提供了一種半導體器件的形成方法，其包括：提供基底；在所述基底上形成抗反射涂層；在所述抗反射涂層上形成光刻膠圖案；以所述光刻膠圖案為掩模，利用包含COS和氫氣的混合氣體對所述抗反射涂層進行干法刻蝕，以形成圖案化的抗反射涂層；以所述光刻膠圖案和圖案化的抗反射涂層為掩模，對所述基底進行刻蝕，以形成目標圖案。

可選地，所述光刻膠圖案為負性光刻膠圖案。

可選地，所述目標圖案為溝槽。

可選地，還包括：在形成光刻膠圖案之后，進行所述干法刻蝕之前，對所述光刻膠圖案進行處理，使得所述光刻膠圖案中對應所述溝槽的窗口縮小。

可選地，所述處理的步驟包括：將所述基底暴露于用含氫氣的氣體所形成的等離子體環(huán)境中，以對所述光刻膠圖案進行等離子體處理。

可選地，所述等離子體處理在-30℃至50℃的溫度范圍下進行。

可選地，還包括：在形成光刻膠圖案之后，進行所述干法刻蝕之前，對所述光刻膠圖案進行刻蝕，使得所述光刻膠圖案中對應所述溝槽的窗口長度增大。

可選地，對所述光刻膠圖案進行的所述刻蝕為帶狀離子束刻蝕。

可選地，對所述光刻膠圖案進行的刻蝕步驟在所述處理的步驟之后進行。

可選地，所述干法刻蝕為脈沖式干法刻蝕。