[發(fā)明專利]半導體器件及其存儲器訪問控制方法有效
| 申請?zhí)枺?/td> | 201710343722.0 | 申請日: | 2017-05-16 |
| 公開(公告)號: | CN107402892B | 公開(公告)日: | 2023-06-27 |
| 發(fā)明(設計)人: | 望月誠二;松原勝重;今岡連;植田浩司;橋本亮司;加谷俊之 | 申請(專利權)人: | 瑞薩電子株式會社 |
| 主分類號: | G06F12/14 | 分類號: | G06F12/14 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 李輝;董典紅 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 存儲器 訪問 控制 方法 | ||
在現(xiàn)有技術的半導體器件中存以下問題:不能針對在主算術單元中執(zhí)行的程序使用的子算術單元對共享存儲器的訪問執(zhí)行存儲器保護。根據(jù)一個實施例,半導體器件包括:子算術單元,被配置為執(zhí)行主算術單元執(zhí)行的程序的一部分的處理,以及由主算術單元和子算術單元共享的共享存儲器,其中所述子算術單元包括:存儲器保護單元,被配置為基于從所述主算術單元提供的訪問允許范圍地址值來允許或禁止對所述共享存儲器的訪問,對所述共享存儲器的訪問是由子算術單元執(zhí)行的處理產生的訪問。
技術領域
本公開涉及半導體器件及其存儲器訪問控制方法。例如,本公開涉及包括執(zhí)行程序的主算術單元、執(zhí)行程序的一部分的處理的子算術單元和由主算術單元和子算術單元共享的共享存儲器的半導體器件,并涉及其存儲器訪問控制方法。
背景技術
在基于程序執(zhí)行各種處理的半導體器件中,存在在一個半導體器件中執(zhí)行多個程序的情況。這樣的半導體器件需要存儲器保護機制來防止多個程序使用的存儲器空間的干擾(例如,防止多個程序使用存儲器空間中的同一區(qū)域)。因此,日本未審查專利申請公開No.2044-48849公開了存儲器保護機制的示例。
在日本未審查專利申請公開No.2014-48849中公開的半導體器件是一種安全控制系統(tǒng),在其中執(zhí)行待控制器件的驅動控制的驅動控制單元和執(zhí)行與驅動控制相關的安全控制的安全控制單元被設置在一個處理器中,并且其中:預先將預定的存儲區(qū)域分配為用于驅動控制單元和安全控制單元中每個的數(shù)據(jù)存儲區(qū)域;并且安全控制系統(tǒng)包括存儲器保護信息存儲裝置以及存儲器保護裝置,在存儲器保護信息存儲裝置中分配給安全控制單元的存儲區(qū)域被注冊為驅動控制單元無法訪問的存儲區(qū)域,而存儲器保護裝置用于當驅動控制單元執(zhí)行存儲器訪問、參考注冊在存儲器保護信息存儲裝置中的注冊信息和訪問目的地、并且當訪問目的地在由驅動控制單元無法訪問的存儲區(qū)域中時,防止驅動控制單元訪問被分配給安全控制單元的存儲區(qū)域。
發(fā)明內容
本發(fā)明人發(fā)現(xiàn)了以下問題。除了執(zhí)行各種處理的主算術單元之外,還包括執(zhí)行由主算術單元執(zhí)行的程序的一部分的特定處理的子算術單元,從而半導體器件提高了其處理速度。此外,包括主算術單元和子算術單元的半導體器件包括由主算術單元和子算術單元共享的共享存儲器。在這種半導體器件中,子算術單元直接訪問共享存儲器以便提高處理速度。應當注意,日本未審查專利申請公開No.2144-48849中公開的技術可以執(zhí)行對在主算術單元中發(fā)生的用于共享存儲器的存儲器保護。然而,在子算術單元直接訪問也被主算術單元使用的共享存儲器的情況下存在如下問題,日本未審查專利申請公開No.2144-48849中公開的技術無法執(zhí)行用于防止子算術單元訪問共享存儲器的存儲器保護。
從以下說明書和附圖中的描述中,其他目的和新穎特征將更加明顯。
根據(jù)一個實施例,半導體器件包括:子算術單元,被配置為執(zhí)行主算術單元執(zhí)行的程序的一部分的處理;以及由主算術單元和子算術單元共享的共享存儲器,其中所述子算術單元包括:存儲器保護單元,被配置為基于從所述主算術單元提供的訪問允許范圍地址值來允許或禁止對所述共享存儲器的訪問,對所述共享存儲器的訪問是在由子算術單元執(zhí)行的處理中出現(xiàn)的訪問。
根據(jù)一個實施例,半導體器件及其存儲器訪問控制方法可以針對子算術單元對共享存儲器的訪問執(zhí)行存儲器保護。
附圖說明
從以下結合附圖對某些實施例的描述中,上述和其它方面、優(yōu)點和特征將更加明顯,其中:
圖1是根據(jù)第一實施例的半導體器件的框圖;
圖2是根據(jù)第一實施例的硬件IP的框圖;
圖3是用于說明在根據(jù)第一實施例的半導體器件中由尚未驗證可靠性的程序請求存儲器的使用時的存儲器配置和訪問允許范圍之間的關系的圖;
圖4是用于說明在根據(jù)第一實施例的半導體器件中已經驗證可靠性的程序請求存儲器的使用時的存儲器配置和訪問允許范圍之間的關系的圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社,未經瑞薩電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710343722.0/2.html,轉載請聲明來源鉆瓜專利網。





