[發明專利]一種適用于推挽輸出級LDO的電流限制電路

有效

• 申請號: 201710341490.5
• 申請日: 2017-05-16
• 公開（公告）號: CN106936304B
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 明鑫;魏秀凌;高笛;張家豪;馬亞東;王卓;張波
• 申請（專利權）人: 電子科技大學;電子科技大學廣東電子信息工程研究院
• 主分類號: H02M1/32
• 分類號: H02M1/32;H02M3/158
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

1.一種適用于推挽輸出級LDO的電流限制電路，所述推挽輸出級LDO中的推挽輸出級包括上功率管(MN_P1)和下功率管(MN_P2)，

其特征在于，所述適用于推挽輸出級LDO的電流限制電路包括第一三極管(Q1)、第二三極管(Q2)、第三三極管(Q3)、第四三極管(Q4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第一采樣電阻(R_SNS1)、第二采樣電阻(R_SNS2)、第一采樣管(MN_{P1_SNS})和第二采樣管(MN_{P2_SNS})，

第一采樣管(MN_{P1_SNS})的柵極和源極分別連接所述推挽輸出級中上功率管(MN_P1)的柵極和源極，其漏極通過第一采樣電阻(R_SNS1)后連接所述上功率管(MN_P1)的漏極；第二采樣管(MN_{P2_SNS})的柵極和源極分別連接所述推挽輸出級中的下功率管(MN_P2)的柵極和源極，其漏極通過第二采樣電阻(R_SNS2)后連接所述下功率管(MN_P2)的漏極；

第一三極管(Q1)的基極和集電極互連并連接第二三極管(Q2)的基極和第一PMOS管(MP1)的漏極，第一電阻(R1)接在第一三極管(Q1)的發射極和所述上功率管(MN_P1)的漏極之間，第二電阻(R2)接在第二三極管(Q2)的發射極和第一采樣管(MN_{P1_SNS})的漏極之間，第二三極管(Q2)的集電極和第二PMOS管(MP2)的漏極連接并輸出上功率管過電流控制信號(CL_{_}T)；

第三三極管(Q3)的基極和集電極互連并連接第四三極管(Q4)的基極和第三PMOS管(MP3)的漏極，第三電阻(R3)接在第三三極管(Q3)的發射極和所述下功率管(MN_P2)的漏極之間，第四電阻(R4)接在第四三極管(Q4)的發射極和第二采樣管(MN_{P2_SNS})的漏極之間，第四三極管(Q4)的集電極和第四PMOS管(MP4)的漏極連接并輸出下功率管過電流控制信號(CL_{_}B)；

第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)的源極互連，其柵極也互連并連接基準偏置電流源。