[發明專利]一種四通道TIADC的非線性失配補償方法

有效

• 申請號: 201710339797.1
• 申請日: 2017-05-15
• 公開（公告）號: CN107302358B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 譚洪舟;李展強;李宇;蔡彬
• 申請（專利權）人: 中山大學;廣東順德中山大學卡內基梅隆大學國際聯合研究院
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

本發明將對非線性失配誤差的處理擴展到四通道系統，提供了一種四通道TIADC的非線性失配補償方法，為實現更高速的精確采樣提供可能，滿足了對模數轉換器更高的需求。本發明提供的方法采用適當階的泰勒級數表征系統各通道的非線性特性，對輸入信號采用輕微的過采樣獲取失配信息，并基于歸一化最小均方誤差（NLMS）算法對非線性失配誤差進行實時的估計，NLMS算法結構簡單，相對于基本的LMS算法具有更大的輸入動態范圍；進而得出TIADC的非線性失配參數，同時利用估計得到的非線性失配參數對非線性失配誤差進行重構并校正，從而得到補償輸出。實驗測試表明該方法切實可行，收斂速度快，使得4?TIADCs的性能得到極大的提高。

技術領域

本發明涉及信號采樣與處理技術領域，更具體地，涉及一種四通道TIADC的非線性失配補償方法。

背景技術

隨著集成電路技術的不斷發展，數字化技術的推廣，對模數轉換器件ADC的采樣速率以及采樣精度的要求越來越高，不僅要求數據采集系統有高的采樣率，還要有高的采樣精度。在實際的運用中，對實時采樣速率以及采樣精度有極高的依賴性。然而ADC的最大采樣速率受限于它的分辨率，分辨率與采樣速率之間是一對矛盾體，高采樣速率要求較短的轉換時間，而高分辨率則要求較長的轉換時間。根據目前的IC設計工藝，要實現更高速的采樣速率，需要開發一種基于新結構和新方法的ADC模塊。現有技術所提供的能夠實現超高速采樣的系統就是利用時間交織(Time-interleaved)結構的ADC系統。

這種結構的ADC系統可以是利用M片有著相同采樣率f_s的單個ADC芯片，采用并行的結構，或者是單芯IC內部集成M個ADC采樣模塊；每片ADC模塊以相隔1/(M*f_s)的時間間隔進行采樣，以達到采樣率為M*f_s(總采樣率f＝M*f_s)的效果。理論上，這種M通道并行交替采樣的ADC系統能夠使得整個系統的采樣率達到單個ADC模塊的M倍。但是由于制造工藝本身固有的缺點，不可能使得每一片ADC模塊完全一模一樣，所以必然會使得各個通道的ADC模塊之間存在失配誤差，且每片ADC自身帶有微分和積分非線性特性，從而嚴重降低了整個ADC系統的信噪比。

國內外早期基于多通道時間交織ADC系統的失配修正一般是利用對前端電路的修調，通過精心布局的線路來減少失配誤差的影響。這種方法的缺點就是隨著時間的推移，溫度的變化、電器元件的老化會使得電路的修正效果失效。為了克服這種前端修正的方法所存在的缺陷，可以利用后端處理的方法，目前基于多通道時間交織ADC系統的失配誤差及其數字后端處理的修正算法是未來發展的關鍵。

目前，大多數數字后端補償方法必須針對特定的誤差種類如增益誤差，時間誤差，限制了補償系統性能的提升。即便是通過通道傳遞函數把線性濾波器的誤差的效果轉移為頻域響應失配誤差，其處理范圍仍然把誤差限制在線性的范圍內。

部分方法處理誤差中的非線性部分，但主要針對二通道時間交織模數轉換器(2-TIADCs)，本方法通過對四通道時間交織模數轉換器(4-TIADCs)進行建模分析，將對非線性誤差的處理擴展到四通道系統，既適用于四個獨立并行的ADC芯片組成的系統，也適用于單芯IC集成四個ADC模塊的系統，為實現更高速的精確采樣提供可能，滿足了對模數轉換器更高的需求。

發明內容

本發明為解決以上現有技術主要針對二通道的時間交織模數轉換器進行非線性失配補償的技術缺陷，提供了一種針對于四通道TIADC的非線性失配補償方法，該方法采用適當階的泰勒級數表征系統各通道的非線性失配特性，對輸入信號采用輕微的過采樣獲取失配信息，并基于歸一化最小均方誤差(NLMS)算法對非線性失配誤差進行實時的估計，進而得出TIADC的非線性失配參數，同時利用估計得到的非線性失配參數對非線性失配誤差進行重構并校正，從而得到補償輸出。實驗測試表明該方法切實可行，收斂速度快，使得4-TIADCs的性能得到極大的提高。

為實現以上發明目的，采用的技術方案是：