[發明專利]可動態配置壓縮比的星載SAR原始數據BAQ壓縮方法在審
| 申請號: | 201710335680.6 | 申請日: | 2017-05-12 |
| 公開(公告)號: | CN108872940A | 公開(公告)日: | 2018-11-23 |
| 發明(設計)人: | 馬曉峰;鄢首領;韓玉兵;徐皖峰;季凱波 | 申請(專利權)人: | 南京理工大學 |
| 主分類號: | G01S7/02 | 分類號: | G01S7/02;G01S13/90 |
| 代理公司: | 南京理工大學專利中心 32203 | 代理人: | 薛云燕 |
| 地址: | 210094 江*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 量化編碼 原始數據 壓縮比 星載 比特流文件 可動態配置 采樣數據 分塊數據 重配置 讀取 緩存 快速切換數據 脈沖重復周期 地址查找 工作模式 可重配置 控制電路 壓縮模式 硬件開銷 累加器 累加 塊RAM 采樣 兩路 送入 存儲 取出 量化 輸出 制定 | ||
本發明公開了一種可動態配置壓縮比的星載SAR原始數據BAQ壓縮方法。具體為:對于ADC采樣后的I、Q兩路SAR原始數據,每32個脈沖重復周期的采樣數據存入FPGA塊RAM中緩存,分塊數據順序從RAM中取出,每個數據取絕對值后送入累加器中累加,求取1024個采樣數據絕對值的均值;分塊數據絕對值和數據絕對值的均值共同構成地址,用地址查找量化編碼表,輸出量化編碼結果;分別制定量化為4、3、2位的量化編碼表,利用FPGA的部分重配置功能,生成不同模式下對應的部分重配置比特流文件,并存儲在Flash中,當需要切換壓縮模式時,FPGA內控制電路從Flash中讀取對應的比特流文件到可重配置區域。本發明節省了FPGA的硬件開銷,還能實時快速切換數據壓縮比,滿足星載SAR不同工作模式下的需求。
技術領域
本發明屬于數字信號處理技術領域,特別是一種可動態配置壓縮比的星載SAR原始數據BAQ壓縮方法。
背景技術
SAR(合成孔徑雷達)作為一種主動式傳感器,能全天時、全天候對地觀測,還可以透過地表和植被獲取地表下信息。使它在農業、林業、地質、環境、水文、海洋、災害、測繪與軍事領域的應用具有獨到的優勢。星載SAR對地觀測信息下傳可分兩種情況:一種是先對數據實時成像,然后將圖像下傳;再有就是將SAR接收的數據直接下傳至地面接收站,然后對數據進行成像處理。前者需在星上配備信號處理機等設備,這會增加系統載荷,且受星上硬件限制使星載SAR難實現高精度的實時成像;后者只需在星上裝載雷達射頻單元和簡單的信號處理單元,且地面SAR信號處理機的復雜度不受限制,可通過精確算法實現高精度成像。
星載SAR系統中,衛星到地面的高數據傳輸瓶頸是發展星載合成孔徑雷達所必須解決的一個關鍵問題。塊自適應量化(BAQ)算法因其在壓縮性能與硬件實現復雜度之間的良好折中,成為第一種獲得實用的SAR原始數據壓縮算法。通過BAQ算法對星載SAR原始數據進行壓縮,降低雷達數據率和數據量,從而降低對數傳系統的要求。隨著SAR技術向高分辨率、多極化、多波段、寬觀測帶的方向發展,原始數據率不斷提高,對衛星數據傳輸能力的要求也是越來越高,但是現有的數據壓縮措施存在硬件開銷大、實時性差的問題,無法滿足星載SAR系統原始數據壓縮的要求。
發明內容
本發明的目的在于提供一種硬件開銷小、實時性好的可動態配置壓縮比的星載SAR原始數據BAQ壓縮方法。
實現本發明目的的技術解決方案為:一種可動態配置壓縮比的星載SAR原始數據BAQ壓縮方法,具體如下:
(1)對于n位ADC采樣后的I、Q兩路星載SAR原始數據,n為正整數,每32個脈沖重復周期的采樣數據存入FPGA一塊RAM中緩存,兩塊RAM組成乒乓結構,通過兩個RAM讀和寫的切換,來實現數據的流水線傳輸;
(2)每小塊數據為32*32,1024個n位數據順序讀出,并在取絕對值后的n-1位數據送入累加器中累加,求取1024個采樣數據絕對值的均值,截取累加結果的高n位;分塊數據絕對值和數據絕對值的均值拼接成2n-1位數據,構成量化編碼表地址,并輸出量化編碼結果;
(3)分別制定n位數據量化為4位、3位、2位的量化編碼表,利用FPGA的部分重配置功能,在頂層文件中以黑盒模塊的形式聲明部分重配置模塊,該黑盒模塊中只有輸入輸出管腳的聲明,生成靜態控制模塊的ngc文件,劃分可重配置模塊區域,添加不同壓縮比的三個模塊的ngc文件,然后生成對應的比特流文件,將不同比特流文件固化到Flash芯片不同區域;
(4)接收到模式切換指令時,下載Flash芯片中比特流文件,比特流文件通過配置接口添加到FPGA可重配置區域,從而實現BAQ壓縮方法可動態重配置壓縮比。
進一步地,步驟(1)所述n取8、10、12、14、16。
進一步地,步驟(3)所述FPGA采用7系列FPGA。
進一步地,步驟(4)所述配置接口為ICAP接口。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京理工大學,未經南京理工大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710335680.6/2.html,轉載請聲明來源鉆瓜專利網。





