[發明專利]半導體器件及制造方法

在審

• 申請號: 201710333427.7
• 申請日: 2017-05-12
• 公開（公告）號: CN107195693A
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 單亞東;謝剛;張偉;李一枝
• 申請（專利權）人: 廣微集成技術（深圳）有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06;H01L29/36;H01L21/329
• 代理公司: 工業和信息化部電子專利中心11010
• 代理人: 焉明濤

技術領域

本發明涉及半導體技術領域，特別是涉及一種半導體器件及制造方法。

背景技術

肖特基二極管作為功率整流器件廣泛應用于開關電源和其他要求高速功率開關設備中。相比PN結型二極管，肖特基二極管具有較低的導通壓降，并且由于其是單極載流子器件，具有較快的開關頻率，因此肖特基二極管在低電壓、高頻應用范圍具有很大的優勢。

由于肖特基自身的勢壘降低效應，肖特基在高壓時會產生較大的漏電流，這是限制肖特基二極管在高壓領域應用的主要原因。近年來隨著TMBS(Trench MOS Barrier Schottky Rectifier，溝槽柵肖特基二極管)的成功市場化，肖特基電壓應用范圍已經可以達到300V，相比平面柵肖特基二極管，通過引入溝槽結構，很好的抑制了肖特基的表面勢壘降低效應，降低了器件漏電流。限制高壓溝槽柵肖特基二極管應用的另外一個因素是體硅電阻率很大，器件耐壓越高，需要的體硅電阻率越大，這樣使得器件正向導通壓降較大。

為了獲得較低的導通壓降，現有技術采用縱向變摻雜結構，在器件反向耐壓時體內縱向電場平坦，使得器件具有較高耐壓，在相同擊穿電壓下使得器件獲得較低的VF(導通壓降)。但是要獲得這種縱向變摻雜器件結構，需要的外延工藝復雜，精度難以控制，實際應用難度大。

發明內容

為了克服上述缺陷，本發明要解決的技術問題是提供一種半導體器件及制造方法，用以降低溝槽柵肖特基二極管的導通壓降。

為解決上述技術問題，本發明中的一種半導體器件，所述器件包括有源區域、終端區域、外延層和在所述外延層上形成的N型區域；所述N型區域上排列設置有多個溝槽結構，其中靠近所述N型區域邊緣的一溝槽所在區域為所述終端區域，其余溝槽所在區域為所述有源區域。

可選地，每個溝槽設置有柵氧化層，所述柵氧化層上設置有多晶硅層；其中所述終端區域的溝槽寬度大于所述有源區域的任一溝槽寬度。

具體地，所述柵氧化層的厚度由所述半導體器件的預設耐壓值決定。

可選地，所述器件還包括設置在表面的金屬層；

所述N型區域具有高斯分布；所述N型區域的摻雜濃度大于所述外延層的摻雜濃度；所述終端區域的溝槽設置有鈍化層。

具體地，所述鈍化層的材質為以下之一或結合：氮化硅和二氧化硅。

為解決上述技術問題，本發明中的一種半導體器件的制造方法，包括：

在半導體材料的表面進行離子注入，使所述半導體材料的外延層上形成N型區域；

在所述N型區域上進行晶圓溝槽蝕刻，形成具有多個溝槽排列的有源區域和一個溝槽的終端區域。

可選地，所述離子注入能量在30KEV-120KEV之間；所述離子注入計量10¹¹～10¹³cm^-2之間；所述離子為N型摻雜源或P型摻雜源。

可選地，所述N型區域具有高斯分布；所述N型區域的摻雜濃度大于所述外延層的摻雜濃度；

所述在半導體材料的表面進行離子注入，使所述半導體材料的外延層上形成N型區域，包括：

在所述半導體材料的外延層上生長第一氧化層；

在所述氧化層的表面進行離子注入，并進行高溫退火激活，使所述外延層上形成N型區域和第二氧化層。

具體地，其中所述終端區域的溝槽寬度大于所述有源區域的任一溝槽寬度；

所述在所述N型區域上進行晶圓溝槽蝕刻，形成具有多個溝槽排列的有源區域和一個溝槽的終端區域，包括：

將所述第二氧化層作為刻蝕阻擋層，在所述N型區域光刻多個溝槽；

根據預設厚度，在每個溝槽上生長柵氧化層；

所述柵氧化層生長完成后，進行多晶硅淀積；

對淀積的多晶硅進行反刻，所述有源區域的溝槽內余留多晶硅層，所述終端區域的溝槽側壁余留多晶硅層；

在所述終端區域的溝槽淀積鈍化層。

具體地，所述在所述終端區域的溝槽淀積鈍化層之后，還包括：

在所述半導體器件表面濺射金屬層。

本發明有益效果如下：

本發明中半導體器件及制造方法，有效降低現有技術中溝槽柵肖特基二極管的導通壓降，其外延工藝簡單，精度易于控制；可以實現器件終端耐壓大于元胞電壓，增強了器件的魯棒性。

附圖說明

圖1是本發明實施例中半導體器件的剖視圖；

圖2是本發明實施例中半導體器件的制造方法流程圖；