[發明專利]總線收發器

有效

• 申請號: 201710333204.0
• 申請日: 2017-05-12
• 公開（公告）號: CN107370650B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: E·皮赫特
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L29/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 鄭立柱

1.一種半導體設備，包括：

芯片封裝，包括至少一個半導體芯片、專用接地引腳、用于接收第一電源電壓的第一電源引腳、用于接收第二電源電壓的第二電源引腳以及第一輸入引腳；

第一電路，被集成在所述半導體芯片中，所述第一電路耦合到所述第一電源引腳和所述接地引腳；

第二電路，被集成在所述半導體芯片中，所述第二電路耦合到所述第一電源引腳和虛地節點；以及

電子開關，被配置為根據第一輸入信號的電平連接所述虛地節點與所述第一輸入引腳。

2.根據權利要求1所述的半導體設備，

其中所述第一輸入信號在所述第一輸入引腳處被接收，并且

其中所述電子開關被配置為根據所述輸入信號連接所述虛地節點與所述第一輸入引腳或所述專用接地引腳。

3.根據權利要求1所述的半導體設備，

其中所述電子開關被配置為在所述第一輸入引腳處所接收的所述第一輸入信號處于低電平時，連接所述虛地節點與所述第一輸入引腳。

4.根據權利要求1所述的半導體設備，

其中所述電子開關被配置為在所述第一輸入引腳處所接收的所述第一輸入信號不處于低電平時，連接所述虛地節點與所述專用接地引腳。

5.根據權利要求3所述的半導體設備，

其中所述低電平實質上等于存在于所述專用接地引腳處的電平。

6.根據權利要求1所述的半導體設備，

其中第二電源電流從所述第二電源引腳穿過所述第二電路到所述虛地節點，同時跨所述第二電路的電壓降實質上對應于所述第二電源電壓。

7.根據權利要求1所述的半導體設備，

其中所述第一輸入引腳是模式選擇引腳，并且所述第一輸入信號是指示所述半導體設備的操作模式的模式選擇信號。

8.根據權利要求1所述的半導體設備，

其中所述第二電路包括輸出緩沖器電路，所述輸出緩沖器電路被配置為在所述半導體芯片的輸出引腳處生成輸出信號，所述輸出緩沖器電路經由所述第二電源引腳和所述虛地節點來供電。

9.根據權利要求8所述的半導體設備，

其中所述第一輸入引腳是模式選擇引腳，并且所述第一輸入信號是指示所述半導體設備的操作模式的模式選擇信號，并且

其中所述虛地節點在所述模式選擇信號處于低電平時連接到所述模式選擇引腳。

10.根據權利要求1所述的半導體設備，

其中所述第一電路包括發送器電路，所述發送器電路被配置為生成在所述半導體芯片的至少一個總線引腳處提供的第一總線信號。

11.根據權利要求10所述的半導體設備，

其中所述第二電路包括接收器電路，所述接收器電路包括輸出緩沖器電路，所述輸出緩沖器電路被配置為基于從所述至少一個總線引腳接收的第二總線信號在所述半導體芯片的輸出引腳處生成輸出信號。

12.一種半導體設備，包括：

芯片封裝，包括至少一個半導體芯片、專用接地引腳、用于接收第一電源電壓的第一電源引腳、用于接收第二電源電壓的第二電源引腳以及用于接收輸入信號的第一輸入引腳；

第一電路，被集成在所述半導體芯片中，所述第一電路耦合到所述第一電源引腳和所述接地引腳；

第二電路，被集成在所述半導體芯片中，所述第二電路耦合到所述第一電源引腳和虛地節點，

其中所述虛地節點至少臨時地連接到所述第一輸入引腳，并且

其中當所述虛地節點連接到所述第一輸入引腳且在所述第一輸入引腳處接收的所述第一輸入信號處于低電壓電平時，第二電源電流從所述第二電源引腳穿過所述第二電路到所述虛地節點，同時跨所述第二電路的電壓降實質上對應于所述第二電源電壓。

13.根據權利要求12所述的半導體設備，還包括：

所述虛地節點與所述第一輸入引腳之間的有線連接。

14.根據權利要求12所述的半導體設備，還包括：

電子開關，所述電子開關被配置為根據在所述輸入引腳處接收的所述輸入信號的電平連接所述虛地節點與所述第一輸入引腳或所述專用接地引腳。