[發明專利]引腳分配電路

有效

• 申請號: 201710332124.3
• 申請日: 2017-05-11
• 公開（公告）號: CN108874709B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 何葉東;王志鴻
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.一種芯片上系統(SoC)，其連接到多個裝置，其中所述裝置產生多個輸入比特，所述SoC包括：

控制寄存器，其存儲與所述多個裝置對應的配置字；

解碼器，連接到所述控制寄存器，以用于接收所述配置字，并基于所述配置字產生多個引腳復用控制比特；

多個裝置控制器，與所述多個裝置對應，其中所述裝置控制器產生要發送到所述多個裝置的多個輸出比特；

一組IO焊盤，連接到所述多個裝置，其中每一個IO焊盤執行接收所述輸入比特之一以及輸出所述輸出比特之一中的至少一個；以及

多個引腳分配電路，連接到所述解碼器以接收所述引腳復用控制比特，其中：

所述引腳分配電路基于該組引腳復用控制比特將該組IO焊盤中的IO焊盤分配給所述裝置，

所述裝置控制器通過所分配的IO焊盤將所述多個輸出比特發送給所述多個裝置中的相應的裝置，以及

所述裝置通過所分配的IO焊盤將所述多個輸入比特發送給所述裝置控制器中的相應的裝置控制器，以及

每一個引腳分配電路包括：

第一復用器，連接到所述裝置控制器以及所述解碼器，其中所述第一復用器從所述裝置控制器接收輸出比特以及從所述解碼器接收所述引腳復用控制比特的子集，以及基于所述引腳復用控制比特的子集將所述輸出比特輸出到該組IO焊盤中的相應的IO焊盤；

濾波器，連接到所述相應的IO焊盤和所述解碼器，其中所述濾波器分別接收所述引腳復用控制比特的子集和輸入比特中的一個或多個，以及基于所述引腳復用控制比特的子集輸出多個濾波的輸入比特和所接收的一個或多個輸入比特中的一個；以及

去復用器，連接到所述濾波器以及所述解碼器，其中所述去復用器接收所述多個輸入比特中的一個或多個、所述一個或多個濾波的輸入比特以及該組引腳復用控制比特的所述子集，以及基于該組引腳復用控制比特的所述子集輸出所述一個或多個輸入比特和所述一個或多個濾波的輸入比特中的一個。

2.如權利要求1所述的芯片上系統，其中所述濾波器包括：

第一寄存器，連接到該組IO焊盤中的相應IO焊盤，其中所述第一寄存器接收該組輸入比特中的所述一個或多個輸入比特和時鐘信號，并存儲該組輸入比特中的所述一個或多個輸入比特；

第一邏輯門，連接到所述第一寄存器，其中所述第一邏輯門接收來自所述寄存器的所存儲的輸入比特以及所述一個或多個濾波的輸入比特兩者，并產生第一輸出比特；

變換電路，連接到所述第一邏輯門以及所述解碼器，其中所述變換電路分別接收所述第一輸出比特以及該組引腳復用控制比特的所述子集，并產生第一選擇信號；

第二邏輯門，連接到所述第一邏輯門，其中所述第二邏輯門接收所述一個或多個濾波的輸入比特，并輸出一個或多個反轉的濾波的輸入比特；

第二復用器，連接到所述第二邏輯門，其中所述第二復用器分別接收所述一個或多個濾波的輸入比特以及所述一個或多個反轉的濾波的輸入比特，并輸出所述一個或多個濾波的輸入比特；

第二寄存器，連接到所述第二復用器，其中所述第二寄存器接收所述一個或多個濾波的輸入比特，并輸出所述一個或多個濾波的輸入比特，所述第一邏輯門從所述第二寄存器接收所述一個或多個濾波的輸入比特；以及

第三復用器，連接到該組IO焊盤中的相應IO焊盤、所述第二寄存器以及所述解碼器，其中所述第三復用器分別接收該組輸入比特中的所述一個或多個輸入比特、所述一個或多個濾波的輸入比特以及該組引腳復用控制比特的所述子集，并基于該組引腳復用控制比特的所述子集輸出所述一個或多個濾波的輸入比特和該組輸入比特中的所述一個或多個輸入比特中的一個。

3.如權利要求2所述的芯片上系統，其中：

所述第一邏輯門是XOR門；以及

所述第二邏輯門是NOT門。

4.如權利要求3所述的芯片上系統，還包括：

多個優先級復用器，連接到所述多個引腳分配電路以及所述解碼器，其中：

所述優先級復用器接收來自所述引腳分配電路的輸入比特以及該組引腳復用控制比特的所述子集；以及

所述優先級復用器中的所選擇的優先級復用器連接到所述裝置控制器中的所選擇的裝置控制器，并基于該組引腳復用控制比特的所述子集將所述一個或多個輸入比特中的輸入比特發送所選擇的裝置控制器。