[發明專利]模型建立方法與模型建立系統

有效

• 申請號: 201710331862.6
• 申請日: 2017-05-12
• 公開（公告）號: CN108875102B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 廖信雄;蔡旻修
• 申請（專利權）人: 創意電子股份有限公司;臺灣積體電路制造股份有限公司
• 主分類號: G06F30/32
• 分類號: G06F30/32
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種模型建立方法，應用于一模型建立系統，其中該模型建立系統包含一儲存器與一處理器，其特征在于，該模型建立方法包含：

透過該處理器由該儲存器讀取集成電路所對應的一第一網表；

透過該處理器由該第一網表擷取一第一子網表與一第二子網表，其中該第一子網表介于一輸入端與一初級時脈復振器之間，該第二子網表介于一末級時脈復振器與一輸出端之間；

透過該處理器由該第一網表擷取一第三子網表，該第三子網表介于該輸入端與該輸出端之間；

透過該處理器由該第一網表擷取一第四子網表，該第四子網表介于一第一時脈復振器與一第二時脈復振器之間，其中該第一時脈復振器為該第二時脈復振器的前級時脈復振器，該第一時脈復振器耦接于一第一時脈輸入端，且該第二時脈復振器耦接于一第二時脈輸入端；

透過該處理器由該第一網表擷取一第五子網表，該第五子網表介于該第一時脈輸入端與該初級時脈復振器之間或介于該第二時脈輸入端與該初級時脈復振器之間；

透過該處理器由該第一網表擷取一第六子網表，該第六子網表介于該第一時脈輸入端與該末級時脈復振器之間或介于該第二時脈輸入端與該末級時脈復振器之間；

透過該處理器由該第一網表擷取一第七子網表，該第七子網表介于該第一時脈輸入端與該第一時脈復振器之間；

透過該處理器由該第一網表擷取一第八子網表，該第八子網表介于該第二時脈輸入端與該第二時脈復振器之間；以及

透過該處理器依據所擷取的該第一子網表至該第八子網表而產生集成電路所對應的一第二網表。

2.根據權利要求1所述的模型建立方法，其特征在于，該第一網表包含一主網表與一副網表，且該模型建立方法還包含：

透過該處理器判斷該副網表的一時脈復振器所接收的輸入時脈是否相同于該主網表的該第一時脈復振器所接收的輸入時脈，其中該時脈復振器耦接于該第一時脈復振器。

3.根據權利要求2所述的模型建立方法，其特征在于，該處理器判斷輸入時脈為不相同時，該處理器由該第一網表擷取一第九子網表，該第九子網表介于該主網表的第一時脈復振器與連接于該副網表的時脈復振器的輸入時脈端之間。

4.根據權利要求2所述的模型建立方法，其特征在于，該處理器判斷輸入時脈為相同時，該處理器由該第一網表擷取一第十子網表，該第十子網表介于該副網表的時脈復振器與該主網表的第一時脈復振器之間。

5.根據權利要求1所述的模型建立方法，其特征在于，每一該初級時脈復振器、該末級時脈復振器、該第一時脈復振器以及該第二時脈復振器包含正反器。

6.一種模型建立系統，其特征在于，包含：

一儲存器，用以儲存集成電路所對應的一第一網表與集成電路所對應的一第二網表；以及

一處理器，用以由該儲存器讀取該第一網表，其中該處理器用以執行以下操作以產生該第二網表：

由該第一網表擷取一第一子網表與一第二子網表，其中該第一子網表介于一輸入端與一初級時脈復振器之間，該第二子網表介于一末級時脈復振器與一輸出端之間；

由該第一網表擷取一第三子網表，該第三子網表介于該輸入端與該輸出端之間；

由該第一網表擷取一第四子網表，該第四子網表介于一第一時脈復振器與一第二時脈復振器之間，其中該第一時脈復振器為該第二時脈復振器的前級時脈復振器，該第一時脈復振器耦接于一第一時脈輸入端，且該第二時脈復振器耦接于一第二時脈輸入端；

由該第一網表擷取一第五子網表，該第五子網表介于該第一時脈輸入端與該初級時脈復振器之間或介于該第二時脈輸入端與該初級時脈復振器之間；

由該第一網表擷取一第六子網表，該第六子網表介于該第一時脈輸入端與該末級時脈復振器之間或介于該第二時脈輸入端與該末級時脈復振器之間；

由該第一網表擷取一第七子網表，該第七子網表介于該第一時脈輸入端與該第一時脈復振器之間；以及

由該第一網表擷取一第八子網表，該第八子網表介于該第二時脈輸入端與該第二時脈復振器之間。