[發明專利]一種緩解芯片封裝應力的結構及其制作方法

有效

• 申請號: 201710329414.2
• 申請日: 2017-05-11
• 公開（公告）號: CN106960829B
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 秦飛;唐濤;別曉銳;項敏;肖智軼
• 申請（專利權）人: 北京工業大學
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56
• 代理公司: 北京思海天達知識產權代理有限公司 11203
• 代理人: 沈波

本發明公開了一種緩解芯片封裝應力的結構及其制作方法。本發明通過在芯片焊墊稀疏或無焊墊的一側的絕緣層上設置開口并填充金屬的方法，減小絕緣層與芯片的接觸面積，從而降低絕緣層對芯片的作用，緩解封裝的應力，增強封裝的可靠性。

技術領域

本發明涉及一種半導體封裝技術，尤其涉及一種晶圓級封裝技術，屬于半導體芯片封裝領域。

背景技術

隨著各類電子產品不斷向高集成度、高性能、輕量化和微型化方向發展，電子封裝的封裝密度也越來越高，芯片的I/O數也越來越多。為了滿足這些要求，產生了諸如BGA、CSP、Flip Chip等先進封裝形式。但無論是何種封裝形式，晶圓級封裝以其高度整合、可降低產品成本、縮短制造時間等優勢，正逐漸成為主流封裝技術。鑒于此，晶圓級封裝的可靠性成為其發展過程中一個重要的因素。

在晶圓級封裝過程中，常常出現由于芯片四周焊墊分布不均勻，導致后續的絕緣層在芯片四周也分布不均，特別是在芯片未設置焊墊的一側絕緣層與芯片接觸面積大，在后續的制程中，絕緣層與芯片接觸面積大的一側的芯片頻頻出現裂紋，最終導致芯片失效。

發明內容

為了解決上述問題，本發明提出一種緩解芯片封裝應力的結構及其制作方法，在芯片上覆蓋絕緣層，在絕緣層四周形成暴露出焊墊的第一開口和暴露鈍化層的第二開口，在開口內填充金屬后制作導電結構，封裝完畢切割形成單顆芯片封裝體。

本發明采用的技術方案為一種緩解芯片封裝應力的結構及其制作方法，其中，一種緩解芯片封裝應力的結構，該結構包括芯片正面設置導電結構和芯片背面設置導電結構；芯片正面設置導電結構時，包括至少一芯片，一絕緣層，所述芯片具有正面和與之相對的背面，所述正面含有鈍化層及鈍化層內的焊墊，所述芯片正面有一層絕緣層，絕緣層四周有暴露焊墊的第一開口，和暴露鈍化層的第二開口，所述第二開口相對第一開口設置，以使第一開口與第二開口分布趨于均勻，從所述第一開口內引出有導電線路，所述第二開口內填充有金屬層。

芯片背面設置導電結構時，包括至少一芯片，所述芯片具有正面和與之相對的背面，所述正面含有功能區及焊墊，所述焊墊在芯片正面四周分布不均。所述芯片背面形成有暴露芯片焊墊的孔和/或槽，所述芯片背面有一層鈍化層，所述鈍化層上有一層絕緣層，所述絕緣層四周有暴露焊墊的第一開口和暴露鈍化層的第二開口，所述第二開口相對第一開口設置，以使第二開口與第一開口分布趨于均勻，從所述第一開口內引出有導電線路，所述第二開口內填充有金屬層。

有益效果

本發明提供一種高可靠性金屬填充封裝結構及其制作方法，通過減小絕緣層與芯片的接觸面積，從而降低絕緣層對芯片的作用，緩解封裝的應力，增強封裝的可靠性。

附圖說明

圖1.1為本發明正面設置導電結構時，芯片晶圓的結構示意圖；

圖1.2為A-A結構示意圖；

圖2.1為本發明正面設置導電結構時，在芯片正面形成具有第一開口和第二開口的絕緣層后的結構示意圖；

圖2.2為B-B結構示意圖；

圖3為本發明正面設置導電結構時，在絕緣層上形成導電線路和金屬層的剖面結構示意圖；

圖4為本發明正面設置導電結構時，在導電線路上形成導電結構及保護層的剖面結構示意圖；

圖5為本發明正面設置導電結構時，單顆芯片的剖面結構示意圖；

圖6.1為本發明背面設置導電結構時，芯片晶圓的剖面結構示意圖；

圖6.2為C-C結構示意圖；

圖7為本發明背面設置導電結構時，芯片背面形成鈍化層后的剖面示意圖；