[發(fā)明專利]一種SoC總線監(jiān)視裝置及其工作方法

有效

• 申請?zhí)枺?/td>: 201710326683.3
• 申請日: 2017-05-10
• 公開（公告）號: CN107133148B
• 公開（公告）日: 2023-05-30
• 發(fā)明（設(shè)計）人: 張濤
• 申請（專利權(quán)）人: 鴻秦（北京）科技有限公司
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F13/40
• 代理公司: 濟南圣達知識產(chǎn)權(quán)代理有限公司 37221
• 代理人: 黃海麗

1.一種SoC總線監(jiān)視裝置，其特征在于，包括：

配置電路，其與SoC系統(tǒng)總線相互通信，其用于將操作錯誤類型信息寫入SRAM中；所述配置電路還與實時對比電路相連，用于配置實時對比電路的對比模式和中斷使能；

所述實時對比電路還直接與SoC系統(tǒng)總線和SRAM分別相連，其用于直接獲取SoC系統(tǒng)總線上的所有信號，并通過配置的對比模式和中斷使能來檢測獲取的信號是否存在錯誤，若存在，則將錯誤信號傳送至錯誤存報電路；

所述錯誤存報電路對接收的錯誤信號進行存儲并通過中斷報告的形式傳送至CPU；

所述實時對比電路是一個或邏輯器件，所述或邏輯器件的兩個輸入分別與第一比較器和第二比較器相連，所述第一比較器和第二比較器的其中一個輸入端均與SRAM相連，另一個輸入端均與SoC系統(tǒng)總線相連；

所述配置電路包括地址譯碼器，所述地址譯碼器的輸出端并聯(lián)連接有若干個寄存器；

所述錯誤存報電路包括讀寫控制電路，所述讀寫控制電路還并聯(lián)有一個地址寄存器、一個移位寄存器和一個中斷寄存器；

所述CPU還與報警器相連。

2.如權(quán)利要求1所述的一種SoC總線監(jiān)視裝置，其特征在于，所述CPU還與顯示器相連。

3.如權(quán)利要求1所述的一種SoC總線監(jiān)視裝置，其特征在于，所述CPU還通過無線通信模塊與監(jiān)控終端相連。

4.一種如權(quán)利要求1-3中任一項所述的SoC總線監(jiān)視裝置的工作方法，其特征在于，包括：

首先，配置電路將操作錯誤類型信息寫入SRAM中，還配置實時對比電路的對比模式和中斷使能；

然后，實時對比電路還直接獲取SoC系統(tǒng)總線上的所有信號，并通過配置的對比模式和中斷使能來檢測獲取的信號是否存在錯誤，若存在，則將錯誤信號傳送至錯誤存報電路；

最后，錯誤存報電路對接收的錯誤信號進行存儲并通過中斷報告的形式傳送至CPU。

5.如權(quán)利要求4所述的SoC總線監(jiān)視裝置的工作方法，其特征在于，所述操作錯誤類型信息包括操作地址錯誤和操作數(shù)據(jù)類型錯誤。

6.如權(quán)利要求5所述的SoC總線監(jiān)視裝置的工作方法，其特征在于，當(dāng)CPU接收到中斷報告后，還通過報警器或顯示器予以及時提示或警示用戶。