[發明專利]一種半導體器件及其制備方法

有效

• 申請號: 201710325964.7
• 申請日: 2017-05-10
• 公開（公告）號: CN107123620B
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 陳春暉;熊濤;羅嘯;劉釗;許毅勝;舒清明
• 申請（專利權）人: 上海格易電子有限公司;北京兆易創新科技股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/11524;H01L27/1157;H01L23/538
• 代理公司: 11332 北京品源專利代理有限公司
• 代理人: 孟金喆<國際申請>=<國際公布>=<進入

1.一種半導體器件的制備方法，其特征在于，所述半導體器件包括單元陣列區域和圍繞所述單元陣列區域的周邊邏輯區域，所述制備方法包括：

提供一襯底；

在所述襯底上與所述單元陣列區域對應的位置制備多條柵極線，與所述周邊邏輯區域對應的位置制備多個選擇管，所述柵極線和所述選擇管沿第一方向排布，沿第二方向延伸，其中，沿所述第一方向，所述柵極線的延伸長度小于所述選擇管的延伸長度，且相鄰兩個所述柵極線之間的間距小于相鄰兩個所述選擇管之間的間距；

在所述柵極線和所述選擇管上遠離所述襯底的一側制備夾層電介質層，其中，在所述單元陣列區域，所述夾層電介質層遠離所述襯底的一側形成多個第一類夾層電介質層圖形，在所述周邊邏輯區域，所述夾層電介質層遠離所述襯底的一側形成多個第二類夾層電介質層圖形，每個所述第一類夾層電介質層圖形與每條所述柵極線對應，每個所述第二類夾層電介質層圖形與每個所述選擇管對應，其中，所述第一類夾層電介質層圖形的高度大于所述第二類夾層電介質層圖形的高度，且沿所述第一方向，所述第一類夾層電介質層圖形的密度大于所述第二類夾層電介質層圖形的密度；

對多個所述第一類夾層電介質層圖形進行圖案化制程，形成多個第三類夾層電介質層圖形，對多個所述第二類夾層電介質層圖形進行圖案化制程，形成多個第四類夾層電介質層圖形，其中，沿所述第一方向，所述第三類夾層電介質層圖形的密度小于所述第一類夾層電介質層圖形的密度，所述第四類夾層電介質層圖形的密度大于所述第二類夾層電介質層圖形的密度，所述第三類夾層電介質層圖形的密度大于所述第四類夾層電介質層圖形的密度；

對所述夾層電介質層進行平坦化制程。

2.根據權利要求1所述的制備方法，其特征在于，對多個所述第一類夾層電介質層圖形進行圖案化制程，形成多個第三類夾層電介質層圖形，對多個所述第二類夾層電介質層圖形進行圖案化制程，形成多個第四類夾層電介質層圖形，包括：

在所述夾層電介質層上制備光刻膠層，所述光刻膠層覆蓋所述第一類夾層電介質層圖形和所述第二類夾層電介質層圖形；

使用掩膜版對所述光刻膠層進行圖案化制程，曝光顯影后將所述掩膜版的圖案形成在所述光刻膠層上；

刻蝕所述光刻膠層、多個所述第一類夾層電介質層圖形以及多個所述第二類夾層電介質層圖形，在多個所述第一類夾層電介質層圖形處形成多個第三類夾層電介質層圖形，在多個所述第二類夾層電介質層圖形處形成多個第四類夾層電介質層圖形。

3.根據權利要求2所述的制備方法，其特征在于，所述單元陣列區域對應的所述掩膜版的圖案形狀與所述周邊邏輯區域對應的所述掩膜版的圖案形狀不同。

4.根據權利要求3所述的制備方法，其特征在于，沿所述第一方向，所述單元陣列區域對應的所述掩膜版的圖案形狀的延伸長度小于所述周邊邏輯區域對應的所述掩膜版的圖案形狀的延伸長度；和/或，

沿所述第一方向，相鄰兩個所述單元陣列區域對應的所述掩膜版的圖案形狀之間的距離小于相鄰兩個所述周邊邏輯區域對應的所述掩膜版的圖案形狀之間的距離。

5.根據權利要求4所述的制備方法，其特征在于，沿所述第一方向，所述單元陣列區域對應的所述掩膜版的圖案形狀的延伸長度與所述周邊邏輯區域對應的所述掩膜版的圖案形狀的延伸長度的比值為1:1.3-1:1.5；和/或，

沿所述第一方向，相鄰兩個所述單元陣列區域對應的所述掩膜版的圖案形狀之間的距離與相鄰兩個所述周邊邏輯區域對應的所述掩膜版的圖案形狀之間的距離的比值為1:1.3-1:1.5。

6.根據權利要求2所述的制備方法，其特征在于，刻蝕所述光刻膠層、多個所述第一類夾層電介質層圖形以及多個所述第二類夾層電介質層圖形，包括：

使用干法刻蝕或者濕法刻蝕，刻蝕所述光刻膠層、多個所述第一類夾層電介質層圖形以及多個所述第二類夾層電介質層圖形。

7.根據權利要求1所述的制備方法，其特征在于，對所述夾層電介質層進行平坦化制程，包括：

使用化學機械拋光的方法對所述夾層電介質層進行平坦化制程。