[發明專利]驅動電路及其驅動方法、顯示面板和顯示裝置

有效

• 申請號: 201710322409.9
• 申請日: 2017-05-09
• 公開（公告）號: CN107134245B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 李艷;徐成福;時凌云;孫偉
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G06F3/041
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 汪源;陳源

本發明公開了一種驅動電路及其驅動方法、顯示面板和顯示裝置之中，所述驅動電路包括上拉單元、復位單元、下拉單元以及輸出單元，上拉單元根據第一信號端、第二信號端、第三信號端、第四信號端的輸入信號以及下拉節點的電位控制上拉節點的電位，復位單元根據復位端的輸入信號控制下拉節點的電位，下拉單元根據第四信號端的輸入信號、輸出端的輸出信號以及上拉節點的電位控制下拉節點的電位，輸出單元根據第三信號端的輸入信號、下拉節點和上拉節點的電位控制輸出端的輸出信號。本發明將上拉節點的電位正常拉低，從而避免Gate信號受到其他信號的干擾，使得本行的顯示與其它行的顯示保持一致，提高了顯示畫面的均一性，最終提高了顯示畫面的品質。

技術領域

本發明涉及顯示技術領域，尤其涉及一種驅動電路及其驅動方法、顯示面板和顯示裝置。

背景技術

現有的HIC(Hybrid In Cell)觸控顯示面板采用分時驅動模式，也就是說，HIC觸控顯示面板進行預設時間的顯示掃描，顯示掃描停止之后進行控制信號輸入，然后進行顯示掃描，再進行觸控信號輸入，依次循環進行。此時，陣列基板行驅動電路(Gate Driver onArray，GOA)之中的上拉節點的電位無法正常拉低，從而干擾Gate信號，導致畫面顯示異常。

發明內容

為解決上述問題，本發明提供一種驅動電路及其驅動方法、顯示面板和顯示裝置，至少部分解決現有的驅動電路之中的上拉節點的電位無法正常拉低，從而干擾Gate信號，導致畫面顯示異常的問題。

為此，本發明提供一種驅動電路，包括：

上拉單元，分別與第一信號端、第二信號端、第三信號端、第四信號端、第一電壓端、下拉節點以及上拉節點連接，用于根據所述第一信號端、所述第二信號端、所述第三信號端、所述第四信號端的輸入信號以及所述下拉節點的電位控制所述上拉節點的電位，所述下拉節點為所述上拉單元、下拉單元與輸出單元的連接點，所述上拉節點為所述上拉單元、下拉單元、復位單元與輸出單元的連接點；

復位單元，分別與復位端、第二電壓端以及上拉節點連接，用于根據所述復位端的輸入信號控制所述下拉節點的電位；

下拉單元，分別與第四信號端、第一電壓端、輸出端、上拉節點以及下拉節點連接，用于根據所述第四信號端的輸入信號、所述輸出端的輸出信號以及所述上拉節點的電位控制所述下拉節點的電位；

輸出單元，分別與第三信號端、第一電壓端、輸出端、上拉節點以及下拉節點連接，用于根據所述第三信號端的輸入信號、所述下拉節點和所述上拉節點的電位控制所述輸出端的輸出信號。

可選的，所述上拉單元包括第一晶體管、第五晶體管、第九晶體管、第十晶體管以及第十一晶體管；

所述第一晶體管的柵極與所述第二信號端連接，所述第一晶體管的第一極與所述第一信號端連接，所述第一晶體管的第二極與所述上拉節點連接；

所述第五晶體管的柵極與所述下拉節點連接，所述第五晶體管的第一極與所述上拉節點連接，所述第五晶體管的第二極與所述第一電壓端；

所述第九晶體管的柵極與下一級上拉節點連接，所述第九晶體管的第一極與所述第十晶體管的第二極連接，所述第九晶體管的第二極與所述第一電壓端連接；

所述第十晶體管的柵極與所述第四信號端連接，所述第十晶體管的第一極與所述第十一晶體管的第二極連接；

所述第十一晶體管的柵極與所述第三信號端連接，所述第十一晶體管的第一極與所述上拉節點連接。

可選的，所述復位單元包括第二晶體管，所述第二晶體管的柵極與所述復位端連接，所述第二晶體管的第一極與所述上拉節點連接，所述第二晶體管的第二極與所述第二電壓端連接。

可選的，所述下拉單元包括第六晶體管、第七晶體管、第八晶體管以及第一電容；