[發明專利]半導體器件及其制作方法、電子裝置

有效

• 申請號: 201710312300.7
• 申請日: 2017-05-05
• 公開（公告）號: CN108807394B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 王勝名;鄒陸軍;李紹彬;仇圣棻
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L21/28;H01L29/417
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種半導體器件及其制作方法、電子裝置，該制作方法包括制作接觸孔時，在字線帶狀接觸區兩側的初始層間介電層中形成保護接觸孔，并在去除存儲單元器件區中的初始層間介電層時以保護層覆蓋所述字線帶狀接觸區，從而避免字線帶狀接觸區中的初始層間介電層被去除。該制作方法可以避免NOR器件接觸孔制作中在字線帶狀接觸區出現光刻膠坍塌、控制柵硬掩膜損傷，或者層間介電層在控制柵兩層上殘余而導致控制柵與源/漏擊穿電壓降低等問題，提高了器件的性能和良率。該半導體器件和電子裝置具有類似的優點。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法、電子裝置。

背景技術

隨著可攜式個人設備的流行，對存儲器的需求進一步的增加，對存儲器技術的研究成為了信息技術研究的重要方向，為了更好地提高存儲密度和數據存儲的可靠性，研發重點逐漸主要集中在非揮發性存儲器(NVM，non-volatile memory)。NOR(“或非”型電子邏輯門)型快閃存儲器能夠以隨機存取的方式來被讀取或者被程式化，并由于其非易失性(non-volatility)、耐久性(durability)以及快速的存取時間而在移動裝置中被廣泛地使用。

自對準翻轉接觸適于45nm的NOR器件，圖1示出目前一種NOR Flash器件的接觸孔布局示意圖。如圖1所示，NOR型閃存器件包括存儲單元器件區(Cell area)和字線帶狀接觸區(Word line strap contact area，簡稱WL strap CT area，如圖1中虛線區域)，存儲單元器件區和字線帶狀接觸區被沿Y方向布置隔離結構(STI)劃分為多個沿Y 方向的有源區AA。在存儲單元器件區形成由多個存儲單元組成存儲陣列，在字線方向(即X方向)為堆疊柵，柵堆疊兩側沿位線方向 (即Y方向)為源漏區，堆疊柵自下而上依次包括浮柵(floatinggate)、介質層(IPD，Inter-Poly Delectric)和控制柵(contorl gate)，浮柵為存儲層，在一條WL上，存儲單元溝道之間通過淺溝槽(STI)進行隔離，存儲單元的控制柵(CG)連在一起。漏極接觸包括位于有源區漏區之上的底部接觸和頂部接觸。源極接觸同樣包括位于有源區源區之上的底部接觸和頂部接觸，其中，底部接觸呈長溝槽狀，使得每個源線可以形成公共源，從而通過一個頂部接觸與互連層連接。在字線帶狀接觸區形成虛擬存儲陣列，并在虛擬存儲陣列上形成控制柵接觸，控制柵接觸包括位于控制柵上的底部接觸和頂部接觸。

漏極接觸孔(漏極底部接觸)和源極接觸溝槽(源極底部接觸) 通過自對準翻轉刻蝕技術形成，字線帶狀區域的控制柵之間的空間在翻轉刻蝕器件也會被打開并填充氮化硅。然而，由于字線帶狀(WL Strap)區域在翻轉接觸刻蝕器件需要打開，因此需要非高準確的光刻套刻精度和關鍵尺寸，否則較大的關鍵尺寸會導致光阻坍塌或者不足以保護控制柵的氮化硅硬掩膜層，而較小的關鍵尺寸和套刻偏移可能引起層間介電層氧化物在控制柵間隙壁一側殘余，并在填充氮化硅移除層介電層氧化物之后形成小的空隙，而鎢會填充到該空隙，這導致控制與源/漏擊穿電壓降低，甚至發生漏電流。

因此，需要提出一種新的半導體器件的制作方法，以至少部分解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提出一種半導體器件的制作方法，可以避免NOR器件接觸孔制作中在字線帶狀接觸區出現光刻膠坍塌、控制柵硬掩膜損傷，或者層間介電層在控制柵兩側上殘余而導致控制柵與源/漏擊穿電壓降低等問題，提高了器件的性能和良率。