[發明專利]可重構處理器及其配置方法有效
| 申請號： | 201710312282.2 | 申請日： | 2017-05-05 |
| 公開（公告）號： | CN108804379B | 公開（公告）日： | 2020-07-28 |
| 發明（設計）人： | 劉雷波;朱敏;魏少軍 | 申請（專利權）人： | 清華大學 |
| 主分類號： | G06F15/78 | 分類號： | G06F15/78 |
| 代理公司： | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人： | 張潤 |
| 地址： | 10008*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 可重構 處理器 及其 配置 方法 | ||
1.一種可重構處理器，其特征在于，所述可重構處理器的可重構單元陣列RCA包括多個基本運算單元BFU；
其中，所述BFU包括數據輸入端口、計算模塊、數據輸出端口以及控制模塊；
所述計算模塊，用于根據所述數據輸入端口的輸入數據進行計算，得到計算結果，其中，所述數據輸入端口包括第一路數據輸入端口、第二路數據輸入端口和第三路數據輸入端口；
所述數據輸出端口，包括結果輸出端口和旁路輸出端口；其中，所述結果輸出端口，用于輸出所述計算結果；所述旁路輸出端口，用于輸出所述計算模塊在計算過程中得到的中間結果，或者用于輸出所述輸入數據；
所述控制模塊用于根據配置信息，配置所述計算模塊的運算功能和/或數據輸出端口，其中所述配置信息包括用于對所述計算模塊進行重構的運算功能配置信息，以及用于對所述數據輸出端口進行配置的輸出端口配置信息，其中，所述控制模塊包括模式控制單元和輸出控制單元；
所述模式控制單元，用于根據所述運算功能配置信息，配置所述計算模塊中的至少一個數字邏輯單元，使所述計算模塊重構為加法器AU，以對所述第一路數據輸入端口、所述第二路數據輸入端口和所述第三路數據輸入端口的輸入數據進行計算；
所述輸出控制單元，用于根據所述輸出端口配置信息，配置所述結果輸出端口和/或所述旁路輸出端口的輸出；
其中，所述計算模塊重構為加法器AU時，所述計算模塊包括：第一邏輯單元、模加法單元和第一邏輯運算輸出單元；
所述第一邏輯單元，用于根據所述第一路數據輸入端口的輸入數據和所述第二路數據輸入端口的輸入數據進行邏輯運算，以及用于輸出所述第一路數據輸入端口的輸入數據或者邏輯運算得到的計算結果；
所述模加法單元，用于根據所述第三路數據輸入端口的輸入數據，以及所述第一邏輯單元的輸出數據進行模加法運算；
所述第一邏輯運算輸出單元，用于根據所述模加法單元的計算結果，以及所述第二路數據輸入端口的輸入數據進行邏輯運算。
2.根據權利要求1所述的可重構處理器，其特征在于，
所述結果輸出端口，具體用于輸出所述模加法單元的計算結果，或所述第一邏輯運算輸出單元的計算結果；
所述旁路輸出端口，具體用輸出所述第一路數據輸入端口、第二路數據輸入端口或第三路數據輸入端口的輸入數據。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于清華大學，未經清華大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710312282.2/1.html，轉載請聲明來源鉆瓜專利網。
