[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710311595.6
• 申請日: 2017-05-05
• 公開（公告）號: CN108807178B
• 公開（公告）日: 2022-08-23
• 發明（設計）人: 劉軼群;丁士成;金蘭
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供襯底；

對所述襯底進行刻蝕處理，在所述襯底中形成第一凹槽，所述第一凹槽為“U”型，所述刻蝕處理的工藝為各向異性干法刻蝕工藝；

通過預處理氣體對所述第一凹槽底部和側壁進行預處理，所述預處理氣體與所述第一凹槽底部和側壁發生化學反應對第一凹槽底部和側壁進行刻蝕使第一凹槽轉變為第二凹槽，所述第二凹槽為“Σ”型；

在所述第二凹槽中形成外延層；

所述刻蝕處理之前，還包括：在所述襯底上形成柵極，所述第一凹槽分別位于所述柵極兩側的襯底中；所述預處理的工藝參數包括：所述預處理氣體為HCl，預處理氣體的流量為130sccm～170sccm；所述預處理的時間為80s～220s；或者，所述預處理氣體為HCl和GeH₄的組合，HCl的流量130sccm～170sccm，GeH₄的流量為6.5sccm～8.5sccm，所述預處理的時間為20s～40s。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述預處理的預處理氣體包括HCl，所述預處理的參數包括：溫度為650℃～850℃。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述預處理的預處理氣體包括HCl和GeH₄，所述預處理的溫度為630℃～830℃。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一凹槽的深度為40nm～50nm，所述第一凹槽的寬度為40nm～55nm；所述第二凹槽側壁具有尖端，所述尖端朝向所述柵極，所述第二凹槽的深度為45nm～55nm，所述第二凹槽側壁尖端到所述襯底表面的距離為18nm～22nm，所述柵極側壁到相鄰的尖端的位移的絕對值小于5nm。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述外延層的材料為硅鍺或碳化硅。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，所述襯底的材料為單晶硅。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，所述襯底表面為(100)晶面。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，進行所述刻蝕處理之前，還包括：分別在所述襯底中形成第一摻雜區和第二摻雜區，所述第一摻雜區和第二摻雜區接觸；

所述第一凹槽、第二凹槽和外延層的個數分別為兩個；所述兩個外延層分別為第一外延層和第二外延層，所述第一外延層位于所述第一摻雜區中，所述第二外延層位于所述第二摻雜區中；所述第一外延層和所述第一摻雜區中具有第一離子，所述第二外延層和所述第二摻雜區中具有第二離子，所述第一離子與第二離子的導電類型相反。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，進行所述刻蝕處理之前，還包括：分別在所述襯底中形成第一摻雜區、第二摻雜區和第三摻雜區，所述第二摻雜區位于所述第一摻雜區和第三摻雜區之間，所述第一摻雜區與所述第二摻雜區接觸，所述第三摻雜區與所述第二摻雜區接觸；

所述第一凹槽、第二凹槽和外延層的個數分別為三個，三個外延層分別為第一外延層、第二外延層和第三外延層，所述第一外延層位于所述第一摻雜區中，所述第二外延層位于所述第二摻雜區中，所述第三外延層位于所述第三摻雜區中；

所述第一外延層和所述第一摻雜區中具有第一離子，所述第二外延層和所述第二摻雜區中具有第二離子，所述第三外延層和所述第三摻雜區中具有第三離子，所述第一離子與所述第三離子的導電類型相同，所述第一離子與第二離子的導電類型相反。

10.一種由權利要求1至9任意一項所述的半導體結構的形成方法所形成的半導體結構。