[發明專利]一種應用于閃存的基于等差校驗矩陣的LDPC碼譯碼器

有效

• 申請號: 201710311262.3
• 申請日: 2017-05-05
• 公開（公告）號: CN107124187B
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 沙金;邵煒;胡光輝;劉鏡伯;閆鋒
• 申請（專利權）人: 南京大學
• 主分類號: H03M13/11
• 分類號: H03M13/11;G11C29/42;G06F11/10
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 李玉平

本發明公開了一種屬于非易失性存儲器中的糾錯編碼領域的LDPC碼譯碼器。本發明根據NAND閃存糾錯編碼所需求的譯碼器碼率高、吞吐率高的特點，基于等差準循環LDPC碼的校驗矩陣，采取了按列分組的最小和譯碼算法。本發明的有益效果為：基于等差準循環LDPC碼的校驗矩陣的性質，通過避免桶形移位器的使用，降低了譯碼器的面積；通過增加等差準循環LDPC碼子矩陣的維度，提高了譯碼器的吞吐率；通過本譯碼器對1?bit硬信息軟譯碼和2?bit軟信息軟譯碼的兼容使用，降低了閃存的平均讀寫次數，提高了閃存的使用壽命。

技術領域

本發明屬于非易失性存儲器中的糾錯編碼技術領域，特別涉及一種應用于閃存糾錯領域的低硬件面積、高通過率的等差準循環LDPC碼譯碼器。

背景技術

目前，NAND閃存的重點應用領域已經從桌面端向移動端大幅度傾斜，例如手機、平板、u盤和固態硬盤等。NAND閃存的一個重要的發展趨勢是 TLC(Trinary-Level Cell)技術的發展。最早的NAND閃存使用的是SLC(Single-Level Cell)技術，即在每個存儲單元中存儲1-bit信息。隨著移動設備的發展所帶來的對存儲容量需求的不斷提高，MLC(Multi-Level Cell)技術應運而生，實現了在每個存儲單元中存儲2-bit信息的功能。目前，市場上最受廣泛應用的是TLC技術，即在每個存儲單元中存儲3-bit信息。相比于SLC和MLC， TLC有著存儲容量更大的優點。然而，由于TLC中相鄰電壓的間隔變得更小，隨之而來的是源誤碼率更高的缺點。因此，設計可靠的糾錯編碼技術，尤其是 LDPC碼的糾錯編碼技術，是一個刻不容緩的任務，并將成為新一代閃存應用的關鍵技術。

NAND閃存的另一個重要的發展趨勢是其芯片讀寫速度的急劇提升。傳統的NAND閃存采用的是標準NAND閃存接口的獨立存儲芯片，與之相比較， eMMC(Embedded MultiMedia Card)和UFS(Universal Flash Storage)標準的存儲芯片是將NAND閃存和相對應的控制器集成封裝成一體。這樣的封裝方式不僅節省了空間，還減輕了主機處理器對NAND閃存在壞塊管理、錯誤糾正、磨損均衡和垃圾回收等管理方面的負擔。UFS2.0單通道理論傳輸速度可達到600MB/s，如果是雙通道可提高至1200MB/s，是eMMC5.0(400MB/s)的3倍。三星、東芝、閃迪、海力士等公司均在近年來擴大了UFS2.0標準的存儲芯片的生產，與此同時還投入了對UFS2.1標準的存儲芯片的量產，進一步提升了芯片的讀寫速度。因此，設計高吞吐率的LDPC解碼器，也是掌握新一代閃存糾錯技術的重中之重。

準循環LDPC碼由于其校驗矩陣的規則結構，為工業界的標準所普遍采納。目前，應用于閃存糾錯的準循環LDPC碼均為高碼率(0.86～0.94)的LDPC碼。由于高碼率的限制，許多譯碼器通常采用按列分組的最小和譯碼算法，每次對校驗矩陣中的一列進行操作。然而，對于一般的準循環LDPC碼，在采取按列分組的最小和譯碼算法時，均需要采用較大的桶形移位器，以確保前后兩列的變量節點可以對齊。大維度桶形移位器的使用，占據了整個譯碼器相當大比重的一部分硬件面積(占20％～25％)。此外，在采取按列分組的最小和譯碼算法時，準循環 LDPC碼子矩陣的維度即為其譯碼并行度。當采用的準循環LDPC碼的子矩陣維度擴大時，桶形移位器的規模成倍擴大，使得準循環LDPC碼譯碼器的吞吐率遭受到了嚴重的制約。

發明內容

發明目的：本發明針對目前LDPC碼譯碼器的缺陷，公開了一種低硬件面積、高吞吐率的LDPC碼譯碼器。特別地，本譯碼器適用但不局限于閃存糾錯領域。

技術方案：一種應用于閃存的基于等差校驗矩陣的LDPC碼譯碼器，包括輸入數據存儲器、變量節點單元、校驗節點單元、定偏移移位器、選擇器、寄存器、存儲器、輸出數據存儲器和符號存儲器；