[發明專利]非易失性存儲器及其寫入方法

有效

• 申請號: 201710307607.8
• 申請日: 2017-05-04
• 公開（公告）號: CN108470576B
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 李亞睿;陳冠復
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/08;G11C16/24
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種非易失性存儲器及其寫入方法。其中，寫入方法適用于非易失性存儲器，包括：在至少一禁止寫入存儲器串中的第一側邊存儲器單元及第一導通存儲器單元間設定至少一第一隔離存儲器單元；在第一時間點，斷開該至少一第一隔離存儲器單元及提供預升壓電壓到第一側邊存儲器單元的字線；在第二時間點導通該至少一第一隔離存儲器單元，在第二時間周期中，提供預升電壓到該第一導通存儲器單元及主要存儲器單元的通道；并且在提升電壓期間，提供升壓電壓到該第一導通存儲器單元的字線上。

技術領域

本發明屬于存儲器技術領域，涉及一種非易失性存儲器及其寫入方法，且特別是有關于一種提升禁止寫入存儲器串的通道電位的寫入方法。

背景技術

針對一多層次(MLC)存儲器單元的與非門(NAND)閃存中，已知的技術領域廣泛利用局部自升壓方法來預防發生寫入干擾現象。此種已知的方法是通過斷開存儲器單元的通道，來局部地對一些禁止寫入字符串進行區域升壓動作。為了有效地防止禁止寫入存儲器單元被寫入，禁止寫入存儲器單元應具有足夠高的通道電位以降低跨越通道氧化層的電場，從而避免FN(Fowler-Nordheim)隧穿效應的發生。

隨著工藝尺寸的縮小，使得寄生電容的增大，進而造成升壓比例明顯地降低。這樣的弱升壓狀態也與相鄰存儲器單元的數據形態相關，并且最壞的情況通常是發生在鄰近的存儲器單元被寫入的時候。已知的技術領域提出了幾種操作方法來改善此問題，例如針對成對的存儲器單元進行寫入的機制。但這種機制亦會惡化寫入的效能。因此，提供一種可以在沒有寫入速度損失的情況下，并且可改善提升電位的寫入方法，此技術對于工程師而言，是個相當重要的課題。

發明內容

本發明提供一種非易失性存儲器及其寫入方法，可增加被禁止寫入存儲器串的通道電壓，從而預防寫入的干擾。

本發明的非易失性存儲器寫入方法包括：在至少一禁止寫入存儲器串中設定在第一側邊存儲器單元及第一導通存儲器單元間的至少一第一隔離存儲器單元；在第一時間點斷開該至少一第一隔離存儲器單元，并提供預升壓電壓至第一側邊存儲器單元的字線來耦合第一側邊存儲器單元的通道電位；在第二時間點導通該至少一第一隔離存儲器單元，將預升壓電位傳輸至第一導通存儲器單元及主要存儲器單元的通道；在升壓時間周期期間，提供升壓電壓到第一導通存儲器單元的字線；其中，預升壓電壓的電壓電平不大于升壓電壓的電壓電平。

本發明的非易失性存儲器包括存儲器單元陣列、X譯碼器、Y譯碼器以及存儲器控制器。存儲器單元陣列包括多個存儲器串。X譯碼器以及Y譯碼器耦接至存儲器單元陣列。存儲器控制器耦接至X譯碼器及Y譯碼器，并且用以：在至少一禁止寫入存儲器串中設定在第一側邊存儲器單元及第一導通存儲器單元間的至少一第一隔離存儲器單元；在第一時間點斷開該至少一第一隔離存儲器單元，并提供預升壓電壓至第一側邊存儲器單元的字線來耦合其通道電位；在第二時間點導通該至少一第一隔離存儲器單元，將預升壓電位傳輸至第一導通存儲器單元及主要存儲器單元的通道；在升壓時間周期期間，提供升壓電壓到第一導通存儲器單元的字線；其中，預升壓電壓的電壓電平不大于升壓電壓的電壓電平。

基于上述，本發明提供一預升壓電壓至一禁止寫入存儲器串的側部中的漏極存儲器單元與源極存儲器單元，然后提供提升電壓至導通存儲器單元。也就是說，禁止寫入存儲器單元的通道電位可以通過耦合預升壓電壓來進行預升壓動作，并且當升壓電壓被提供給導通存儲器單元時，禁止寫入存儲器單元的通道電位可以更進一步的提升。如此一來，對于禁止寫入存儲器單元的寫入干擾，可以有效的被降低，使禁止寫入存儲器單元可得到良好的遮蔽效果。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1繪示本發明實施例中的NAND閃存中的存儲器串示意圖。

圖2繪示本發明實施例的非易失性存儲器的寫入方法的流程圖。