[發(fā)明專利]承載裝置及反應(yīng)腔室

有效

• 申請?zhí)枺?/td>: 201710307280.4
• 申請日: 2017-05-04
• 公開（公告）號: CN108807254B
• 公開（公告）日: 2021-01-29
• 發(fā)明（設(shè)計）人: 史全宇;師帥濤;趙夢欣
• 申請（專利權(quán)）人: 北京北方華創(chuàng)微電子裝備有限公司
• 主分類號: H01L21/683
• 分類號: H01L21/683;H01J37/32
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 彭瑞欣;張?zhí)焓?/td>

本發(fā)明提供一種承載裝置，用于承載晶片，在所述承載裝置的承載面上設(shè)置有溝槽；在所述承載裝置內(nèi)還設(shè)置有與所述溝槽連通的豎直通道；在所述溝槽的邊沿位置處設(shè)置有第一導(dǎo)電膜，所述第一導(dǎo)電膜用于與所述晶片相接觸；在所述溝槽內(nèi)設(shè)置有電連接所述第一導(dǎo)電膜的第一導(dǎo)電體；所述豎直通道內(nèi)設(shè)置有第二導(dǎo)電體，所述第一導(dǎo)電體和所述第二導(dǎo)電體相連，第二導(dǎo)電體作為檢測晶片電壓的輸出端。本發(fā)明還提供一種具有上述承載裝置的反應(yīng)腔室。本發(fā)明可直接檢測晶片電壓，不僅檢測精度高，而且實現(xiàn)較簡單和容易。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子加工技術(shù)領(lǐng)域，具體涉及一種承載裝置及反應(yīng)腔室。

背景技術(shù)

目前，等離子體設(shè)備中，通常使用靜電卡盤(Electrostatic Chuck，簡寫為ESC)來替代原有的機(jī)械卡盤來實現(xiàn)工藝過程中晶片的夾持。ESC中包含正負(fù)兩極，分成兩個半圓對稱布置于靜電卡盤夾層中，其中，正極上積聚大量正電荷，導(dǎo)致晶片下表面靠近正極的部分積聚大量負(fù)電荷，由于電荷異性相吸，產(chǎn)生庫倫力即為靜電卡盤的靜電力；負(fù)極同理，不再詳述。

在等離子體設(shè)備中，常常使用射頻方法獲取等離子體。該方法在成功獲取等離子體的同時，會導(dǎo)致腔室中的晶片上產(chǎn)生一定電壓，在這種情況下，會導(dǎo)致晶片表面的靜電力不均衡。此時，需要測量wafer表面的實際電位，用以判斷實際電位偏離零點的數(shù)值，從而調(diào)節(jié)靜電卡盤的正負(fù)極的電位以獲取均勻的靜電力。

圖1為現(xiàn)有技術(shù)中測量晶片表面電位的示意圖，請參閱圖1，靜電卡盤10中設(shè)置有兩個電極101和102，兩個電極101和102對應(yīng)兩個端子11和12相連，兩個端子11和12各自通過電容與射頻電源相連，而且通過低通濾波器和直流電源相連；另外，兩個端子11和12與檢測電路13相連；檢測電路13的工作原理如圖2所示，電極101對應(yīng)的端子11上信號(為帶有偏壓信息的射頻信號)依次輸入信號采集電路14、峰值檢測電路15最終得到一直流信號；同理，電極102對應(yīng)的端子12上信號(為帶有偏壓信息的射頻信號)依次輸入信號采集電路16、峰值檢測電路17最終得到一直流信號，峰值檢測電路15和峰值檢測電路17分別檢測信號的正半周和負(fù)半周，最后將峰值檢測電路15和峰值檢測電路17輸出的信號通過加法器18進(jìn)行相加后得到晶片的電壓，該電壓可以輸入至靜電卡盤的直流電源，以便于調(diào)整向靜電卡盤的正負(fù)極加載的電位。

然而，采用方式檢測晶片的電壓在工藝實際應(yīng)用過程中存在以下問題：上述方法是采用間接的方式檢測晶片的電壓，不僅準(zhǔn)確度不高，而且實現(xiàn)難度較大、操作復(fù)雜，且直觀性差。

發(fā)明內(nèi)容

本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種承載裝置及反應(yīng)腔室，可直接檢測晶片電壓，不僅檢測精度高，而且實現(xiàn)較簡單和容易。

為解決上述問題之一，本發(fā)明提供了一種承載裝置，用于承載晶片，在所述承載裝置的承載面上設(shè)置有溝槽；在所述承載裝置內(nèi)還設(shè)置有與所述溝槽連通的豎直通道；在所述溝槽的邊沿位置處設(shè)置有第一導(dǎo)電膜，所述第一導(dǎo)電膜用于與所述晶片相接觸；在所述溝槽內(nèi)設(shè)置有電連接所述第一導(dǎo)電膜的第一導(dǎo)電體；所述豎直通道內(nèi)設(shè)置有第二導(dǎo)電體，所述第一導(dǎo)電體和所述第二導(dǎo)電體相連，所述第二導(dǎo)電體作為檢測所述晶片電壓的輸出端。

優(yōu)選地，所述豎直通道對應(yīng)所述晶片的中心位置設(shè)置；所述溝槽的數(shù)量為多個，且所述第一導(dǎo)電膜和所述第一導(dǎo)電體均與所述溝槽一一對應(yīng)；多個所述溝槽的一端均與所述豎直通道相連，另一端沿不同方向朝所述承載裝置的外沿延伸設(shè)置。

優(yōu)選地，多個所述溝槽沿所述豎直通道的周向間隔且均勻分布設(shè)置。

優(yōu)選地，多個所述第一導(dǎo)電膜在同一圓周方向上且間隔設(shè)置。

優(yōu)選地，所述第一導(dǎo)電體為形成在所述溝槽的側(cè)壁和底壁的第二導(dǎo)電膜。

優(yōu)選地，所述第二導(dǎo)電體包括位于所述豎直通道內(nèi)壁由上至下疊置的第三導(dǎo)電膜和導(dǎo)電氣管，所述導(dǎo)電氣管作為檢測所述晶片電壓的輸出端。