[發明專利]工作在亞閾區高精度低功耗低電壓帶隙基準源

在審

• 申請號: 201710305181.2
• 申請日: 2017-05-03
• 公開（公告）號: CN107015595A
• 公開（公告）日: 2017-08-04
• 發明（設計）人: 吳晨健;戴晶星
• 申請（專利權）人: 蘇州大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 蘇州市中南偉業知識產權代理事務所(普通合伙)32257
• 代理人: 李陽

1.一種工作在亞閾區高精度低功耗低電壓帶隙基準源，其特征在于，包括：電流鏡電路，產生正溫度系數電壓的PTAT產生電路，產生負溫度系數電壓的CTAT產生電路，線性補償電路輸出補償值，將補償值、正溫度系數電壓與負溫度系數電壓做和，產生基準電壓V_REF；

其中，所述電流鏡電路包括PMOS管M9、PMOS管M8、PMOS管M13、PMOS管M14以及n個PMOS管，即PMOS管M101、PMOS管M102……PMOS管M10n；PMOS管M9、PMOS管M8PMOS管M13、PMOS管M14以及n個PMOS管的源極連接VDD；PMOS管M8的漏極連接PMOS管M8的柵極；PMOS管M14的漏極連接PMOS管M14的柵極；

PMOS管M9、PMOS管M8、PMOS管M101、PMOS管M102……PMOS管M10n的柵極與第一級自偏置堆疊結構的上層NMOS管M3的漏極相連；PMOS管M13、PMOS管M14的柵極與NMOS管M15的漏極相連；PMOS管M9與PNP型三極管Q0的發射極相連；PMOS管M101的漏極與第二級自偏置堆疊結構的上層NMOS管M111的漏極相連；PMOS管M102的漏極與第三級自偏置堆疊結構的上層NMOS管M112的漏極相連；……PMOS管M10m的漏極與第n級自偏置堆疊結構的上層NMOS管M11m的漏極相連；PMOS管M10n的漏極與最后一級自偏置堆疊結構的下層NMOS管M12m的漏極相連；PMOS管M13的漏極與PNP型三極管Q1的發射極相連；PMOS管M14的漏極與NMOS管M15的漏極相連；

PTAT產生電路包括m級自偏置堆疊結構，各級自偏置堆疊結構包括上層NMOS管和下層NMOS管，各級自偏置堆疊結構的上層NMOS管的源極與下層NMOS管的漏極相連；一級自偏置堆疊結構的下層NMOS管的源極和前一級自偏置堆疊結構的下層NMOS管的漏極連接；第m級自偏置堆疊結構的上層NMOS管M11m的柵極與漏極、下層NMOS管M12m的柵極一起連接到PMOS管M10n的漏極；第二級自偏置堆疊結構的上層NMOS管M111的漏極與柵極、下層NMOS管M121的柵極都連接PMOS管M101的漏極；……第m級自偏置堆疊結構的上層NMOS管M11m的漏極與柵極、下層NMOS管M12m的柵極都連接PMOS管M10m的漏極；第一級自偏置堆疊結構的上層NMOS管M3和下層NMOS管M2的柵極一起連接到PNP型三極管Q0的發射極；第一級自偏置堆疊結構的上層NMOS管M3的漏極連接PMOS管M101的漏極；第一級自偏置堆疊結構的下層NMOS管M2的源極連接NMOS管M1的漏極；m＝n-1；

CTAT電壓電路包括NMOS管M3、NMOS管M2、NMOS管M1、PNP型三極管Q0；PNP型三極管Q0的集電極、基極連接地；PNP型三極管Q0的發射極連接PMOS管M9的漏極；NMOS管M3和NMOS管M2的柵極一起連接到PNP型三極管Q0的發射極；NMOS管M3的漏極連接PMOS管M8的漏極；NMOS管M3的源極連接NMOS管M2的漏極；NMOS管M1的柵極和漏極連接NMOS管M2的源極；NMOS管M1的源極接地；

線性補償電路包括NMOS管M15、NMOS管M16、NMOS管M17、PNP型三極管Q1；PNP型三極管Q1的發射極連接PMOS管M13的漏極、PNP型三極管Q1的基極和集電極接地；NMOS管M15和NMOS管M16的柵極連接PNP型三極管Q1的發射極；NMOS管M15的漏極連接PMOS管M14的漏極，NMOS管M15的源極連接NMOS管M16的漏極；NMOS管M16的源極連接NMOS管M17的漏極；NMOS管M17的柵極和漏極與NMOS管M16的源極連接，NMOS管M17的源極接地。