[發明專利]一種惠普憶阻模型的等效模擬電路

在審

• 申請號: 201710302597.9
• 申請日: 2017-05-03
• 公開（公告）號: CN107122555A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 劉娣;周國鵬
• 申請（專利權）人: 湖北科技學院
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于電子電工技術領域，涉及一種惠普憶阻模型的等效模擬電路。

背景技術

憶阻器，全稱記憶電阻(Memristor)。它是表示磁通與電荷關系的電路器件。憶阻具有電阻的量綱，但和電阻不同的是，憶阻的阻值是由流經它的電荷確定。因此，通過測定憶阻的阻值，便可知道流經它的電荷量，從而有記憶電荷的作用。2008年，惠普公司的研究人員首次做出納米憶阻器件，掀起憶阻研究熱潮。納米憶阻器件的出現，有望實現非易失性隨機存儲器。并且，基于憶阻的隨機存儲器的集成度，功耗，讀寫速度都要比傳統的隨機存儲器優越。此外，憶阻是硬件實現人工神經網絡突觸的最好方式。由于憶阻的非線性性質，可以產生混沌電路，從而在保密通信中也有很多應用。

憶阻器是除電阻、電容、電感之外的第四種基本電路元件。它在1971年被蔡少棠首次提出，惠普公司研究人員于2008年5月在《Nature》上首次報道了憶阻器的實現性，研究成果震驚了國際電工電子界，憶阻器具有優越的性能，納米級，低功耗等，再加上憶阻在電路理論中的基礎地位，及其在計算機信息存儲、大量數據處理、人工神經網絡等應用領域的重要前景，極大的喚起了人們對憶阻器研究的熱情。

本發明將惠普憶阻替換電子電路中的一個電阻，從而得出一類新的憶阻電路，由于目前市面上還沒有惠普憶阻器的實物，故此我們設計出一種基于惠普憶阻模型的憶阻等效模擬電路，為了更好地研究憶阻的性能，我們運用基本電路模塊構造了一個與惠普憶阻模型具有相同特征的憶阻等效模擬電路。

發明內容

本發明的目的是針對現有的技術存在的上述問題，提供一種惠普憶阻模型的等效模擬電路，本發明所要解決的技術問題是如何通過電路的設計來模擬惠普憶阻模型。

本發明的目的可通過下列技術方案來實現：一種惠普憶阻模型的等效模擬電路，惠普憶阻的主要材料是二氧化鈦，憶阻器的總阻值等于摻雜部分電阻與非摻雜部分電阻之和，即：

其中R_ON和R_OFF分別表示當w＝D和w＝0時的憶阻的兩個極限值。w表示憶阻的內部狀態變量。為了后續電路設計的方便，我們將電路轉化為無量綱模型，令z＝w/D，由w∈[0，D]，可知z∈[0，1]。令ρ＝R_OFF/R_ON是一個連續的參數，則式(1)可化為：

R_M(z)＝R_ONr(z)

其中r(z)是一個無量綱函數，其數學表達式如下：

r(z)＝z+ρ(1-z) (2)

摻雜層和無摻雜層之間的邊界移動速度為

其中，μ_v表示離子在均勻場中移動情況的常數.i(t)是流經憶阻的電流。Biolek提出的模擬摻雜面到達憶阻邊界離子移動情況的窗函數f(z)如下式：

f(z)＝1-(z-stp(-i))² (4)

這里，當i＞0時，stp(i)＝1，當i＜0時，stp(i)＝0。

單獨的憶阻元件無法判斷出其本質特征，所以我們只好將其和某些特性強的電路結合，通過電路呈現出來的現象間接地反映出憶阻的本質特征。具體方法如下：首先將憶阻替換電路中的某個電阻，這樣便構成了一個新的憶阻電路，然后這個新憶阻電路在一定的參數下將在示波器等外界媒質下呈現出某些奇特現象，從而就達到了我們間接證明憶阻本質特征的目的。

基于以上方法，我們選取文橋電路作為試驗電路，并將憶阻替換文橋電路中的一個電阻，從而得到一個三維的文橋憶阻電路，該電路包含惠普憶阻在內的RC串并聯選頻網絡電路、深度負反饋電路以及運算放大器。