[發明專利]基于FPGA硬件并行流水線的報文解析裝置

有效

• 申請號: 201710297097.0
• 申請日: 2017-04-28
• 公開（公告）號: CN106961445B
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 董永吉;李玉峰;于松林;黃萬偉;王文功;袁征;張霞
• 申請（專利權）人: 中國人民解放軍信息工程大學
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L12/26;H04L12/863
• 代理公司: 鄭州大通專利商標代理有限公司 41111
• 代理人: 周艷巧

本發明涉及一種基于FPGA硬件并行流水線的報文解析方法及其裝置，該方法包含：測量網絡接口下實時數據流的流量參數；并將數據報文分配到并行FIFO隊列中等待處理；根據流量參數動態選取解析時鐘頻率；并提取前端五元組信息；根據選取的解析時鐘頻率進行多級流水線報文解析，若協議報文解析正常，則通過依次輪詢各個流水線進行協議報文輸出，否則，將未能識別的協議報文進行異常分析，并調整調度后進行協議報文輸出。本發明以高速并行流水線結構為基礎，提高報文解析處理的速率，以流量檢測來動態改變工作頻率，大大降低系統功耗開銷，打破傳統網絡固化封閉的模式，提升鏈路資源的利用率，降低基礎網絡建設成本。

技術領域

本發明屬于網絡通信技術領域，特別涉及一種基于FPGA硬件并行流水線的報文解析裝置。

背景技術

龐大的互聯網用戶、新應用的不斷涌現及快速增長的網絡帶寬導致IP骨干網內網絡業務急劇增加，骨干路由器每秒需要轉發的報文數量也隨之劇增，如何提高路由器的IP轉發處理能力直接影響著我國互聯網的發展狀況。作為路由器進行IP轉發處理的基礎，靈活的報文解析技術可以方便地構建底層異構物理網絡拓撲的連接，實現不同協議承載的數據報文能夠在互聯網中快速的傳輸，打破傳統網絡固化封閉的模式，提升鏈路資源的利用率，降低基礎網絡建設成本，進而有力推進網絡基礎設施建設。

為了能夠實時線速地處理海量的業務，高轉發性能的路由器是必不可少的。例如，現今骨干網絡互聯的核心路由器的接口速率已經達到了40Gbps(OC-768)， 100Gbps(OC-1920)，甚至400Gbps(OC-7680)。這樣的鏈路速率要求路由器等網絡節點設備每秒鐘解析并轉發處理千萬個以上的數據報文，同時由于網絡流量工程(traffic engineering)、虛擬專用網技術(virtual private network, VPN)的發展，大量可嵌套夾層協議出現，極大加劇了高速路由器解析數據報文的難度。針對這一情況，Cisco設計了可以線速處理40Gbps鏈路速率的高速路由器，支持至少2層虛擬局域網協議(virtual local area network,VLAN)和4層多協議標簽交換協議(multi-protocol label switching,MPLS)的協議解析；Juniper也生產了可以支持2層VLAN和5層MPLS協議解析的高速路由器，但是在遇到復雜的多層協議嵌套時，兩者都無法通過可編程或可重構技術實現報文協議的靈活解析。而且隨著新技術和新應用的不斷涌現，用戶對網絡的應用需求也更加多樣化，無論公有或是私有網絡的構建，都需要路由器的報文解析能力能夠隨著網絡需求的變化動態調整，進而滿足各種網絡服務對基礎網絡的需求。因此，面向核心路由器IP轉發的高速報文解析技術已經逐漸發展成為互聯網發展的新瓶頸。在報文解析中，頻率越高解析能力越強，頻率較低則報文解析能力越弱。在不同環境，不同時間段，網絡流量大小也不同，但是設備報文解析是卻仍按照特定的頻率來進行解析，不能根據網絡中實際傳輸報文的大小進行動態調整，造成大量的資源和功率浪費。

發明內容

針對現有技術中的不足，本發明提供一種基于FPGA硬件并行流水線的報文解析方法及其裝置，以高速并行流水線結構為基礎，提高報文解析處理的速率，以流量檢測來動態改變工作頻率，大大降低系統功耗開銷。

按照本發明所提供的設計方案，一種基于FPGA硬件并行流水線的報文解析方法，FPGA硬件并行流水線包含多級FPGA可編程硬件流水線，每級FPGA 可編程硬件流水線包含存儲單元和邏輯處理單元，存儲單元用于存放具備協議解析能力的標準化的協議解析樹節點，邏輯處理單元用于控制數據報文順序的查找并完成數據報文的協議解析，其中，協議解析節點中包括協議識別規則及子節點指針；基于FPGA硬件并行流水線的報文解析方法包含如下內容：

測量網絡接口下實時數據流的流量參數；并將數據報文分配到并行FIFO隊列中等待處理；

根據流量參數動態選取解析時鐘頻率；并提取前端五元組信息，包含源IP、目的IP、源端口、目的端口及協議字段；