[發(fā)明專利]一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生方法及裝置

有效

• 申請?zhí)枺?/td>: 201710294725.X
• 申請日: 2017-04-28
• 公開（公告）號: CN107145332B
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 王麗
• 申請（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

本發(fā)明公開了一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生方法及裝置，該方法包括：在內(nèi)核程序中設(shè)置隨機(jī)種子參數(shù)，利用偽隨機(jī)數(shù)計(jì)算公式計(jì)算得到隨機(jī)數(shù)；將新的隨機(jī)種子參數(shù)保存于移位寄存器數(shù)組的第一位；通過倒序移位方法控制新的隨機(jī)種子參數(shù)移動(dòng)到移位寄存器數(shù)組的最后一位。該方法解決Opencl標(biāo)準(zhǔn)中不能實(shí)現(xiàn)隨機(jī)數(shù)產(chǎn)生的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及大數(shù)據(jù)處理技術(shù)領(lǐng)域，特別是涉及一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生方法及裝置。

背景技術(shù)

目前，異構(gòu)計(jì)算主要是指使用不同體系架構(gòu)的計(jì)算單元組成系統(tǒng)的計(jì)算方式，能夠根據(jù)每個(gè)計(jì)算子系統(tǒng)的結(jié)構(gòu)特點(diǎn)為其分配不同的計(jì)算任務(wù)，在提高服務(wù)器的計(jì)算性能、能效比和計(jì)算實(shí)時(shí)性方面體現(xiàn)出了傳統(tǒng)架構(gòu)所不具備的優(yōu)勢，其常見的計(jì)算單元類別包括CPU、GPU、DSP、ASIC、FPGA等。現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是一種新型的異構(gòu)計(jì)算加速器件，由可編程的邏輯塊和互聯(lián)網(wǎng)絡(luò)組成，可在不同邏輯執(zhí)行多個(gè)線程，實(shí)現(xiàn)流水線并行處理，具有較強(qiáng)的并行處理能力。將FPGA等專用芯片作為加速設(shè)備與CPU相配合形成FPGA異構(gòu)計(jì)算平臺，能夠在降低系統(tǒng)功耗的同時(shí)提升數(shù)據(jù)中心的計(jì)算能力，加速數(shù)據(jù)處理。傳統(tǒng)的FPGA開發(fā)以硬件描述語言(HDL)來實(shí)現(xiàn)并行運(yùn)算，對開發(fā)者要求較高，開發(fā)周期也較長。OpenCL是由Khronos Group針對異構(gòu)計(jì)算裝置(heterogeneousdevice)所設(shè)計(jì)的標(biāo)準(zhǔn)API以及程式語言。自標(biāo)準(zhǔn)化之后，CPU和GPU廠商很快宣布其產(chǎn)品支持OpenCL編程模型。隨著FPGA廠商的OpenCL編譯綜合工具成熟化，F(xiàn)PGA也實(shí)現(xiàn)了采用OpenCL高級語言的算法調(diào)試模式，并可直接寫入FPGA進(jìn)行程序驗(yàn)證，為FPGA廣泛應(yīng)用于通用計(jì)算領(lǐng)域進(jìn)行應(yīng)用快速開發(fā)提供了便利性保證。OpenCL程序包括主機(jī)端(host)程序和內(nèi)核(kernel)程序兩部分，其中內(nèi)核程序即為核心算法的計(jì)算過程，在FPGA上實(shí)現(xiàn)；主機(jī)端程序由CPU負(fù)責(zé)對內(nèi)核程序進(jìn)行數(shù)據(jù)傳輸和執(zhí)行調(diào)度。

大數(shù)據(jù)處理是FPGA異構(gòu)計(jì)算的熱門領(lǐng)域，涉及機(jī)器學(xué)習(xí)和數(shù)據(jù)挖掘的算法中隨機(jī)數(shù)產(chǎn)生用于數(shù)據(jù)抽樣仿真等問題是常用的計(jì)算手段，C和C++語言標(biāo)準(zhǔn)中提供了經(jīng)典的偽隨機(jī)數(shù)產(chǎn)生函數(shù)rand()函數(shù)，但是基于FPGA的OpenCL高級編程模型的標(biāo)準(zhǔn)不支持rand偽隨機(jī)數(shù)產(chǎn)生，使得數(shù)據(jù)挖掘算法中的數(shù)據(jù)抽樣等操作在FPGA異構(gòu)計(jì)算平臺上不能實(shí)現(xiàn)并行優(yōu)化，影響了算法的整體性能。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生方法及裝置，以解決Opencl標(biāo)準(zhǔn)中不能實(shí)現(xiàn)隨機(jī)數(shù)產(chǎn)生的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生方法，該方法包括：

在內(nèi)核程序中設(shè)置隨機(jī)種子參數(shù)，利用偽隨機(jī)數(shù)計(jì)算公式計(jì)算得到隨機(jī)數(shù)；

將新的隨機(jī)種子參數(shù)保存于移位寄存器數(shù)組的第一位；

通過倒序移位方法控制新的隨機(jī)種子參數(shù)移動(dòng)到移位寄存器數(shù)組的最后一位。

優(yōu)選的，利用偽隨機(jī)數(shù)計(jì)算公式計(jì)算得到隨機(jī)數(shù)，包括：

對隨機(jī)種子參數(shù)進(jìn)行初始化，對上次計(jì)算得到的隨機(jī)種子參數(shù)進(jìn)行更新得到新的隨機(jī)種子參數(shù)，利用新的隨機(jī)種子參數(shù)計(jì)算得到新的隨機(jī)參數(shù)。

優(yōu)選的，將新的隨機(jī)種子參數(shù)保存于移位寄存器數(shù)組的第一位之前，還包括：

定義一個(gè)移位寄存器數(shù)組，將移位寄存器數(shù)組最后一位用于更新隨機(jī)種子參數(shù)。

優(yōu)選的，所述通過倒序移位方法控制新的隨機(jī)種子參數(shù)移動(dòng)到移位寄存器數(shù)組的最后一位，包括：

每次產(chǎn)生隨機(jī)數(shù)后，對移位寄存器進(jìn)行倒序移位，將新的隨機(jī)種子逐漸移位到移位寄存器數(shù)組的最后一位，用于參與下個(gè)隨機(jī)數(shù)的計(jì)算。

本發(fā)明還提供一種OpenCL內(nèi)核程序中隨機(jī)數(shù)產(chǎn)生裝置，用于實(shí)現(xiàn)上述方法，包括：