[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710293034.8
• 申請日: 2017-04-28
• 公開（公告）號: CN108807516B
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

一種半導體結構及其形成方法，方法包括：提供基底，基底上形成有層間介質層，層間介質層內具有露出部分基底的開口，開口側壁形成有側墻，開口底部、側墻表面和層間介質層頂部形成有高k柵介質層；至少去除位于層間介質層頂部的高k柵介質層；對剩余的高k柵介質層進行沉積后退火工藝；在所述沉積后退火工藝后，在開口中填充金屬層，形成金屬柵極結構。本發明通過至少去除位于層間介質層頂部的高k柵介質層的方案，減小高k柵介質層的長度，從而減小高k柵介質層在沉積后退火工藝影響下的膨脹量(或收縮量)，相應減小高k柵介質層因產生過大應力而發生破裂的可能性，以減小柵極漏電流，進而提高所形成半導體結構的電學性能和良率。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構及其形成方法。

背景技術

集成電路尤其超大規模集成電路的主要半導體器件是金屬-氧化物-半導體場效應管(MOS晶體管)。隨著集成電路制作技術的不斷發展，半導體器件技術節點不斷減小，半導體器件的幾何尺寸遵循摩爾定律不斷縮小。當半導體器件尺寸減小到一定程度時，由半導體器件物理極限所帶來的各種二級效應相繼出現，半導體器件的特征尺寸按比例縮小變得越來越困難。其中，在半導體制作領域，如何解決半導體器件漏電流大的問題最具挑戰性。半導體器件的漏電流大，主要是由傳統柵介質層厚度不斷減小所引起的。

當前提出的解決方法是，采用高k柵介質材料代替傳統的二氧化硅柵介質材料，并使用金屬作為柵電極，以避免高k材料與傳統柵電極材料發生費米能級釘扎效應以及硼滲透效應。高k金屬柵的引入，減小了半導體器件的漏電流。

盡管高k金屬柵極的引入能夠在一定程度上改善半導體器件的電學性能，但是現有技術形成的半導體器件的電學性能和良率仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，優化半導體器件的電學性能和良率。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底，所述基底上形成有層間介質層，所述層間介質層內具有露出部分所述基底的開口，所述開口的側壁形成有側墻，所述開口底部、所述側墻表面以及所述層間介質層頂部形成有高k柵介質層；至少去除位于所述層間介質層頂部的高k柵介質層；對剩余的高k柵介質層進行沉積后退火工藝；在所述沉積后退火工藝后，在所述開口中填充金屬層，形成金屬柵極結構。

可選的，至少去除位于所述層間介質層頂部的高k柵介質層的步驟中，僅去除位于所述層間介質層頂部的高k柵介質層。

可選的，至少去除位于所述層間介質層頂部的高k柵介質層的步驟中，去除位于所述層間介質層頂部的所述高k柵介質層以及所述開口側壁上部分所述高k柵介質層。

可選的，去除所述開口側壁上部分所述高k柵介質層的步驟中，被去除的開口側壁上所述高k柵介質層的長度占所述開口深度的比例小于或等于1/4。

可選的，去除位于所述層間介質層頂部以及所述開口側壁上部分所述高k柵介質層的步驟包括：在所述開口中形成填充層，所述填充層還覆蓋所述高k柵介質層的頂部；采用第一去除工藝，去除位于所述高k柵介質層頂部的填充層，露出所述高k柵介質層的頂部；采用第二去除工藝，去除所述開口中部分厚度的所述填充層；在所述第二去除工藝后，去除高于剩余填充層頂部的高k柵介質層；去除高于所述剩余填充層頂部的高k柵介質層后，去除所述剩余填充層。

可選的，所述填充層的材料為ODL材料、BARC材料、DUO材料或光刻膠。

可選的，所述第一去除工藝為化學機械研磨工藝、干法刻蝕工藝、或化學機械研磨工藝和干法刻蝕相結合的工藝。

可選的，所述第二去除工藝為干法刻蝕工藝。

可選的，形成金屬柵極結構的步驟包括：在所述開口中填充金屬層后，去除高于剩余高k柵介質層頂部的金屬層、側墻和層間介質層；所述剩余高k柵介質、剩余金屬層用于作為所述金屬柵極結構。