[發明專利]存儲單元及存儲陣列

有效

• 申請號: 201710290037.6
• 申請日: 2017-04-27
• 公開（公告）號: CN108320772B
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 羅俊元;王世辰;景文澔
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/10;G11C16/14;G11C16/24;G11C16/26;G11C16/30
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了一種存儲單元包括讀取選擇晶體管、第一浮接柵極晶體管、寫入選擇晶體管、第二浮接柵極晶體管及共同浮接柵極。共同浮接柵極耦接于第一浮接柵極晶體管及第二浮接柵極晶體管。存儲單元利用第二浮接柵極晶體管上方的共同浮接柵極進行寫入及清除操作，并通過第一浮接柵極及讀取選擇晶體管進行讀取操作。

技術領域

本發明是有關于一種存儲單元，特別是一種能夠承受高壓操作的多次寫入存儲單元。

背景技術

非揮發性內存(Non-volatile memory，NVM)是一種能夠在內存區塊無電源供應時，仍能保存儲存信息的內存。

由于非揮發性內存能夠應用在各種領域中，因此將非揮發性內存嵌入于與主電路相同芯片的需求也成為趨勢，特別是在對于芯片空間要求嚴格的個人電子裝置應用中尤為普遍。

根據寫入次數限制的不同，非揮發性內存可分為多次寫入(multi-timeprogrammable，MTP)內存和單次寫入(one-time programmable，OTP)內存。現有技術中的多次寫入非揮發性內存可包括用來儲存數據的浮接柵極晶體管，以及一或兩個用來致能浮接柵極晶體管以進行對應操作的選擇晶體管。浮接柵極晶體管是由兩個不同的耦合組件所控制，一個用來控制寫入操作，另一個則用來控制清除操作。

由于在寫入操作和清除操作期間，電子會被注入浮接柵極或是自浮接柵極退出(eject)，因此隨著寫入次數增加，浮接柵極也會隨著受損。浮接柵極的缺陷將使得存儲單元退化，導致存儲單元所產生的讀取電流難以辨識。

發明內容

為了能夠避免存儲單元因為浮接柵極受損導致讀取電流不易辨識，而造成存儲單元的讀取能力退化，本發明的一實施例提供一種存儲單元，存儲單元包括讀取選擇晶體管、第一浮接柵極晶體管、寫入選擇晶體管、第二浮接柵極晶體管及共同浮接柵極。

讀取選擇晶體管具有第一端、第二端、控制端及基極端。讀取選擇晶體管的第一端耦接于位線，讀取選擇晶體管的控制端耦接于字符線，而讀取選擇晶體管的基極端耦接于源極線。

第一浮接柵極晶體管具有第一端、第二端、控制端及基極端。第一浮接柵極晶體管的第一端耦接于讀取選擇晶體管的第二端，第一浮接柵極晶體管的第二端耦接于源極線，而第一浮接柵極晶體管的基極端耦接于源極線。

寫入選擇晶體管具有第一端、第二端、控制端及基極端，寫入選擇晶體管的第一端耦接于清除控制線，寫入選擇晶體管的控制端耦接于操作控制線，而寫入選擇晶體管的基極端耦接于清除控制線。

第二浮接柵極晶體管具有第一端、第二端、控制端及基極端，第二浮接柵極晶體管的第一端耦接于寫入選擇晶體管的第二端，而第二浮接柵極晶體管的基極端耦接于清除控制線。

共同浮接柵極耦接于第一浮接柵極晶體管及第二浮接柵極晶體管。

本發明的另一實施例提供一種存儲陣列，存儲陣列包括多條位線、多條字符線、多條操作控制線、多條清除控制線、多條源極線及復數列存儲單元。每一存儲單元包括讀取選擇晶體管、第一浮接柵極晶體管、寫入選擇晶體管、第二浮接柵極晶體管及共同浮接柵極。