[發明專利]電路編碼方法與電路架構的辨識方法

有效

• 申請號: 201710289164.4
• 申請日: 2017-04-27
• 公開（公告）號: CN108804724B
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 林筠菁;李孟蓉;羅幼嵐;高淑怡;劉建男;樓禹慷;林慶和
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明揭露了電路編碼方法與電路架構的辨識方法。電路編碼方法應用于一電路的電路架構辨識流程。電路編碼方法包含：將該電路所有電晶體逐一選取為目標電晶體；當該目標電晶體的一端點電性連接(DC Connect)該電壓源或接地埠，將該端點的一端點值加上一第一數值；當該目標電晶體的該端點電性連接該電壓源及該參考電壓以外的端點，將該端點的該端點值加上一第二數值；以及以該目標電晶體的復數個端點值的集合作為該目標電晶體的一電晶體特征碼。

技術領域

本發明關于電路設計，尤其是關于電路編碼與辨識方法。

背景技術

現今的電路設計大都在電子設計自動化(Electronic Design Automation,EDA)及電腦輔助設計(Computer-Aided Design,CAD)的協助下完成。當想要從一個電路的元件連線關系描述檔(例如以積體電路為重點的模擬程式(Simulation Program withIntegrated Circuit Emphasis,以下簡稱SPICE)所產出的電路網表(netlist))辨識電路的架構時，通常根據元件連線關系描述檔建立電路的架構階層樹(hierarchy tree)，并且以遞回(recursive)方法找出架構階層樹的分支所對應的子電路，之后再對子電路進行比對。此方法缺點是建立架構階層樹及遞回方法耗時。

發明內容

鑒于先前技術的不足，本發明之一目的在于提供一種電路編碼方法與電路架構的辨識方法。

本發明揭露一種電路架構的辨識方法，應用于一元件連線關系描述檔，該元件連線關系描述檔對應一電路并記錄該電路的復數個電晶體的連接關系。該方法包含：對各電晶體產生一電晶體特征碼，該電晶體特征碼與各電晶體及電壓源(power)、接地埠(ground)的連接關系有關；依據該些電晶體的子電路宣告(例如SPICE的「Subckt」)、汲極或源極電性連線將該電路劃分為復數個電晶體群組；依據各電晶體群組的復數個電晶體的電晶體特征碼，對各電晶體群組產生一電晶體群組特征碼；將該些電晶體群組特征碼與一預設群組特征碼做比對；以及當該些電晶體群組特征碼的一目標電晶體群組特征碼等于該預設群組特征碼，將對應于該目標電晶體群組特征碼的一目標電晶體群組辨識為對應于該預設群組特征碼的一預設子電路架構。

本發明另揭露一種電路編碼方法，應用于一電路的電路架構辨識流程。該方法包含：將該電路所有電晶體逐一選取為目標電晶體；當該目標電晶體的一端點電性連接該電壓源及接地埠的其中之一，將該端點的一端點值加上一第一數值；當該目標電晶體的該端點電性連接該電壓源及該參考電壓以外的端點，將該端點的該端點值加上一第二數值；以及以該目標電晶體的復數個端點值的集合作為該目標電晶體的一電晶體特征碼。

本發明的電路架構的辨識方法依據電路中的汲極或源極電性連線將電路劃分為復數個子電路，能夠快速地對電路作初步的劃分及判斷。電路編碼方法提供簡單的編碼演算法，能夠快速地對電路進行編碼，且有助提高電路架構的辨識方法中子電路比對的效率及準確性。相較于習知技術以遞回方法找出子電路，本發明大幅縮短電路架構的辨識時間。

有關本發明的特征、實作與功效，茲配合圖式作實施例詳細說明如下。

附圖說明

圖1為本發明的電路架構的辨識方法的一實施例的流程圖；

圖2為本發明的編碼程序的詳細步驟；

圖3A～3C為本發明的一編碼范例；

圖4為比對特征碼的詳細步驟的流程圖；

圖5為本發明的電路劃分操作的詳細步驟；

圖6為本發明的電路劃分操作的一個范例；

圖7為根據表1的編碼規則來得到電晶體群組的電晶體群組特征碼，以及個別電晶體的電晶體特征碼的另一范例；以及

圖8為說明「電性連接」的示意圖。