[發(fā)明專利]一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710287084.5
• 申請(qǐng)日: 2017-04-27
• 公開（公告）號(hào): CN107038104A
• 公開（公告）日: 2017-08-11
• 發(fā)明（設(shè)計(jì)）人: 趙賀輝
• 申請(qǐng)（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號(hào): G06F11/30
• 分類號(hào): G06F11/30;G06F11/32
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227
• 代理人: 羅滿

技術(shù)領(lǐng)域

本發(fā)明屬于服務(wù)器監(jiān)控技術(shù)領(lǐng)域，特別是涉及一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法。

背景技術(shù)

在服務(wù)器領(lǐng)域，在服務(wù)器上部署了越來(lái)越多異構(gòu)加速卡，而對(duì)異構(gòu)加速卡的檢測(cè)、維護(hù)和故障排除需要耗費(fèi)大量人力物力。目前服務(wù)器BMC通過ipmi協(xié)議可以遠(yuǎn)程檢測(cè)和管理服務(wù)器，比如服務(wù)器CPU的溫度、電壓和風(fēng)扇轉(zhuǎn)速等參數(shù)，但對(duì)FPGA異構(gòu)加速卡并沒有支持。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供了一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法，能夠?qū)PGA的異構(gòu)加速卡進(jìn)行有效管理，減少故障的發(fā)生。

本發(fā)明提供的一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法，包括：

利用BMC模塊與FPGA進(jìn)行通信，讀取異構(gòu)加速卡的運(yùn)行參數(shù)；

保存所述運(yùn)行參數(shù)；

將所述運(yùn)行參數(shù)與預(yù)設(shè)閾值進(jìn)行比較，當(dāng)超出預(yù)設(shè)閾值時(shí)進(jìn)行報(bào)警。

優(yōu)選的，在上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法中，

所述讀取異構(gòu)加速卡的運(yùn)行參數(shù)包括：

讀取所述異構(gòu)加速卡的溫度參數(shù)、電壓參數(shù)和電流參數(shù)。

優(yōu)選的，在上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法中，

所述利用BMC模塊與FPGA進(jìn)行通信，讀取異構(gòu)加速卡的運(yùn)行參數(shù)之前，還包括：

利用GPIO接口將所述異構(gòu)加速卡連接至溫度傳感器、電壓傳感器和電流傳感器。

優(yōu)選的，在上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法中，

所述利用GPIO接口將所述異構(gòu)加速卡連接至溫度傳感器、電壓傳感器和電流傳感器之后，還包括：

編寫讀取所述異構(gòu)加速卡的運(yùn)行參數(shù)的邏輯代碼；

將所述邏輯代碼封裝并固化到與CPLD連接的閃存中；

將服務(wù)器上電，進(jìn)行BIOS初始化，通過所述CPLD將所述閃存中的邏輯代碼燒寫到所述FPGA中。

優(yōu)選的，在上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法中，

所述利用BMC模塊與FPGA進(jìn)行通信為：

利用所述BMC模塊通過I2c總線與所述FPGA進(jìn)行通信。

優(yōu)選的，在上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法中，

所述保存所述運(yùn)行參數(shù)之后，還包括：

將所述運(yùn)行參數(shù)顯示在所述BMC的界面上。

通過上述描述可知，本發(fā)明提供的上述遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法，由于包括利用BMC模塊與FPGA進(jìn)行通信，讀取異構(gòu)加速卡的運(yùn)行參數(shù)；保存所述運(yùn)行參數(shù)；將所述運(yùn)行參數(shù)與預(yù)設(shè)閾值進(jìn)行比較，當(dāng)超出預(yù)設(shè)閾值時(shí)進(jìn)行報(bào)警，因此能夠?qū)PGA的異構(gòu)加速卡進(jìn)行有效管理，減少故障的發(fā)生。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請(qǐng)實(shí)施例提供的第一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法的示意圖。

具體實(shí)施方式

本發(fā)明的核心思想在于提供一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法，能夠?qū)PGA的異構(gòu)加速卡進(jìn)行有效管理，減少故障的發(fā)生。

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本申請(qǐng)實(shí)施例提供的第一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法如圖1所示，圖1為本申請(qǐng)實(shí)施例提供的第一種遠(yuǎn)程監(jiān)控異構(gòu)加速卡的方法的示意圖，該方法包括如下步驟：

S1：利用BMC模塊與FPGA進(jìn)行通信，讀取異構(gòu)加速卡的運(yùn)行參數(shù)；

其中，BMC模塊即Baseboard Management Controller，也就是基板管理控制器，這是現(xiàn)有的一個(gè)基本的管理模塊，利用其與FPGA進(jìn)行通信，就能夠讀取運(yùn)行參數(shù)，以此作為后續(xù)流程的依據(jù)。

S2：保存所述運(yùn)行參數(shù)；

需要說明的是，可以但不限于將這些運(yùn)行參數(shù)保存在SDR模塊(傳感器數(shù)據(jù)模塊)中。

S3：將所述運(yùn)行參數(shù)與預(yù)設(shè)閾值進(jìn)行比較，當(dāng)超出預(yù)設(shè)閾值時(shí)進(jìn)行報(bào)警。

需要說明的是，這里提到的預(yù)設(shè)閾值可以根據(jù)每一個(gè)異構(gòu)加速卡的情況進(jìn)行對(duì)應(yīng)的設(shè)置，當(dāng)超過某個(gè)值時(shí)，就可能會(huì)造成異構(gòu)加速卡的潛在損傷，因此需要進(jìn)行報(bào)警，提醒工作人員提前處理，防患于未然，從而減少異構(gòu)加速卡的故障的發(fā)生。