[發明專利]一種柵極驅動電路及包含其的顯示面板

在審

• 申請號: 201710285966.8
• 申請日: 2017-04-27
• 公開（公告）號: CN107068090A
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 廖偉見;莊銘宏
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 梁揮,林媛媛

1.一種柵極驅動電路，用于顯示面板掃描線的驅動，其特征在于，該柵極驅動電路包括多級移位寄存器電路，該多級移位寄存器電路用于分別輸出多級移位信號，該多級移位寄存器電路依次連接，前一級移位寄存器電路的輸出端連接后一級移位寄存器電路的輸入端，每級移位寄存器電路通過該輸出端輸出移位信號；

其中，該多級移位寄存器電路中的奇數級移位寄存器電路的輸入端接入時鐘信號，該多級移位寄存器電路中的偶數級移位寄存器電路的輸入端接入前一級移位寄存器電路輸出的移位信號的反相信號。

2.如權利要求1所述的柵極驅動電路，其特征在于，該奇數級移位寄存器電路包括第n級移位寄存器電路，n為奇數，該偶數級移位寄存器電路包括第n+1級移位寄存器電路，于第一時段內，該第n級移位寄存器電路接收該時鐘信號進行驅動并輸出第n級移位信號，于第二時段內，該第n級移位信號的反相信號反相于該時鐘信號，該第n+1級移位寄存器電路接收該第n級移位信號的反相信號進行驅動并輸出第n+1級移位信號，該第n+1級移位信號與該第n級移位信號相差一個相位，其中，該第一時段、該第二時段的時間長度為該時鐘信號的一個周期，且該第二時段落后于該第一時段半個該時鐘信號的周期。

3.如權利要求2所述的柵極驅動電路，其特征在于，該第n級移位寄存器電路包括：

第一晶體管，該第一晶體管為n型晶體管，該第一晶體管的柵極耦接第n-1級移位信號，該第一晶體管的源極耦接源極提供電壓；

第二晶體管、第三晶體管，該第二晶體管及該第三晶體管為P型晶體管，該第二晶體管的源漏極中的一極與該第三晶體管的源漏極中的一極相耦接為第一極，該第二晶體管的源漏極中的另一極與該第三晶體管的源漏極中的另一極相耦接為第二極，該第一極耦接面板驅動電壓，該第二極耦接該第一晶體管的漏極；

第一反相器，該第一反相器的輸入端耦接該第二極；

第一CMOS反相器，該第一CMOS反相器的輸入端耦接該第一反相器的輸出端，該第一CMOS反相器的輸出端耦接該第一晶體管的漏極，該第一CMOS反相器的漏極耦接該第n-1級移位信號，該第一CMOS反相器的源極耦接第n+1級移位信號的反相信號；

第四晶體管、第五晶體管，該第四晶體管為n型晶體管，該第五晶體管為P型晶體管，該第四晶體管的源漏極中的一極與該第五晶體管的源漏極中的一極耦接為第三極，該第四晶體管的源漏極中的另一極與該第五晶體管的源漏極中的另一極耦接為第四極，該第四晶體管的柵極耦接該第一反相器的該輸出端，該第五晶體管的柵極耦接該第二極，該第三極耦接該時鐘信號，該第四極耦接該第n+1級移位信號；

第六晶體管，該第六晶體管為n型晶體管，該第六晶體管的柵極耦接該第二極，該第六晶體管的漏極耦接該第n+1級移位信號，該第六晶體管的源極耦接該源極提供電壓；

第二反相器，該第二反相器的輸入端耦接該第二極，該第二反相器的輸出端輸出該第n級移位信號的該反相信號；以及

第三反相器，該第三反相器的輸入端耦接該第二反相器的輸出端，該第三反相器的輸出端輸出該第n級移位信號。

4.如權利要求3所述的柵極驅動電路，其特征在于，該第n+1級移位寄存器電路也包括第一晶體管、第二晶體管、第三晶體管、第一反相器、第一CMOS反相器、第四晶體管、第五晶體管、第六晶體管、第二反相器及第三反相器，其中，該第n+1級移位寄存器電路中的該第一晶體管的柵極耦接第n級移位信號，該第n+1級移位寄存器電路中的該第一CMOS反相器的漏極耦接該第n級移位信號及源極耦接第n+2級移位信號的反相信號，該第n+1級移位寄存器電路中的該第三極耦接該第n級移位信號的該反相信號，該第n+1級移位寄存器電路中的該第四極直接耦接該第六晶體管的漏極，該第n+1級移位寄存器電路中的該第三反相器的輸出端輸出該第n+1級移位信號。

5.如權利要求4所述的柵極驅動電路，其特征在于，該柵極驅動電路的能耗/第一柵極驅動電路的能耗≦74％，該第一柵極驅動電路為該柵極驅動電路中的所有級的移位寄存器電路的輸入端均接入時鐘信號時的電路。

6.如權利要求2所述的柵極驅動電路，其特征在于，該第n級移位信號為該第n級移位寄存器電路的最終輸出信號。

7.如權利要求2所述的柵極驅動電路，其特征在于，該第n級移位寄存器電路具有最終輸出信號，該第n級移位信號經過多次信號優化以作為該最終輸出信號。