[發(fā)明專利]一種斜坡補(bǔ)償電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710285808.2
• 申請(qǐng)日: 2017-04-27
• 公開(kāi)（公告）號(hào): CN107104592A
• 公開(kāi)（公告）日: 2017-08-29
• 發(fā)明（設(shè)計(jì)）人: 方健;馮磊;張岱宗;陳智昕;劉振國(guó);王科俊;方舟;林巨征;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H02M3/156
• 分類號(hào): H02M3/156
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙)51232
• 代理人: 葛啟函

1.一種斜坡補(bǔ)償電路，包括斜坡產(chǎn)生電路、核心電路模塊和輸出電路模塊；其特征在于，

所述斜坡產(chǎn)生電路由第一電流源I1、第二電容C2和第三NMOS管MN3構(gòu)成，第一電流源通過(guò)第二電容接地，第三NMOS管MN3的源極接地，第三NMOS管MN3的柵極接外部時(shí)鐘信號(hào)，第三NMOS管MN3的漏極與電容C2和電流源I1的連接點(diǎn)相連，并輸出斜坡電壓Vslope；

所述核心電路模塊由第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第五PMOS管MP5，第一NPN管N1，第二NPN管N2和第一電阻R1構(gòu)成；第一PMOS管MP1的柵極接外加的偏置電壓Vbias，第一PMOS管MP1的源極接電源，第一PMOS管MP1的漏極接第二PMOS管MP2的漏極，第二PMOS管MP2的源極接電源，第二PMOS管MP2的柵極接第三PMOS管MP3的柵極，第二PMOS管MP2的漏極接第一NPN管N1的集電極，第一NPN管N1的集電極和基極互連，第一NPN管N1的發(fā)射極接第四PMOS管MP4的源極，第四PMOS管MP4的柵極接輸入的斜坡電壓Vslope，第四PMOS管MP4的漏極通過(guò)第一電阻R1接地，第三PMOS管MP3的源極接電源，第三PMOS管MP3的漏極與柵極互連，第三PMOS管MP3的漏極接第二NPN管N2的集電極，第二NPN管N2的基極接第一NPN管N1的基極，第二NPN管N2的發(fā)射極接第五PMOS管的源極，第五PMOS管MP5的柵極與源極相連，第五PMOS管MP5的漏極通過(guò)第一電阻R1接地；

所述輸出電路模塊由第一電容C1，第六PMOS管MP6，第七PMOS管MP7，第八PMOS管MP8，第九PMOS管MP9，第十PMOS管MP10，第二電阻R2，第三電阻R3，第一NMOS管MN1和第二NMPS管MN2構(gòu)成；第一電容C1一端接電源，另一端接第六PMOS管MP6的柵極，第六PMOS管MP6的源極接電源，第六PMOS管MP6的漏極接第九PMOS管MP9的源極和第三PMOS管MP3的漏極，第九PMOS管MP9的柵極接第十PMOS管MP10的柵極，第九PMOS管MP9的漏極通過(guò)第二電阻R2和第三電阻R3接地，RAMP端接在第二電阻R2和第九PMOS管MP9的漏極之間，CS端接在第二電阻R2和第三電阻R3之間，第七PMOS管MP7的源極接電源，第七PMOS管MP7的柵極與漏極相連，第七PMOS管MP7的漏極接第十PMOS管MP10的源極相連，第十PMOS管MP10的柵極與漏極相連，第十PMOS管MP10的漏極接第一NMOS管MN1的漏極，第一NMOS管MN1的柵極接第二NMOS管MN2的柵極，第一NMOS管MN1的源極接地，第八PMOS管MP8的源極接電源，第八PMOS管MP8的柵極接外加的偏置電壓Vbias，第八PMOS管MP8的漏極接第二NMOS管MN2的漏極，第二NMOS管MN2的柵極與漏極相連，第二NMOS管MN2的源極接地。