[發明專利]一種生成并行程序的方法及裝置

在審

• 申請號: 201710283260.8
• 申請日: 2017-04-26
• 公開（公告）號: CN108920151A
• 公開（公告）日: 2018-11-30
• 發明（設計）人: 吳玉平;陳嵐;郭葉
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F8/41
• 分類號: G06F8/41
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明實施例公開了一種調整程序執行順序的方法及裝置，該方法包括：獲取目標程序的當前執行順序，所述目標程序包括第一執行語句和第二執行語句，所述第一執行語句和所述第二執行語句處于同一串行執行支路，且所述第二執行語句對所述第一執行語句不存在依賴關系，所述依賴關系是指所述第二執行語句的執行依賴所述第一執行語句的執行結果；根據所述依賴關系，將所述目標程序的當前執行順序調整為目標執行順序，其中，所述第一執行語句和所述第二執行語句處于不同的并行執行支路。由此可見，當串行執行的兩條執行語句不存在依賴關系時可以自動調整為并行執行，提高了開發并行程序的工作效率，降低了開發并行程序的難度。

技術領域

本發明涉及軟件程序自動優化技術領域，尤其涉及一種生成并行程序的方法及裝置。

背景技術

計算機程序或者軟件程序(通常簡稱程序)是指一組指示計算機或其他具有信息處理能力裝置執行動作或做出判斷的指令，通常用某種程序設計語言編寫，運行于某種目標體系結構上。

最初的計算機只具有單核體系架構的處理器，基于此，計算機程序員編寫的程序為串行程序，即編寫好的程序只有一條串行執行支路，即程序中所有執行語句均處于上述串行執行支路中，其中，相鄰的兩條執行語句中后一條執行語句的執行并不一定依賴前一條執行語句的執行結果。而目前計算機大多使用多核多個中央處理器(英文:CentralProcessing Unit，簡稱：CPU)，即多個CPU，每個處理器中集成兩個或多個完整的計算引擎，為方便解決大規模的計算問題，可以挖掘問題求解過程中的并行性，尋求并行算法與并行機器體系結構的最佳匹配和映射，合理組織并行任務，減少額外消息傳遞和數據移動開銷，然后就產生了并行計算，也就是說程序員需要開發并行程序。

發明人經過研究發現，計算機程序員以串行程序思路開發軟件的工作效率更高，而計算機程序員以并行程序思路開發并行程序其工作效率低，開發難度也比較大，且所開發并行程序的并行計算的效率多依賴于軟件工程師的技術水平和經驗累積。

發明內容

本發明所要解決的技術問題是，提供一種調整程序執行順序的方法及裝置，以提高了開發并行程序的工作效率，降低了開發并行程序的難度。

第一方面，本發明實施例提供了一種調整程序執行順序的方法，該方法包括：

獲取目標程序的當前執行順序，所述目標程序包括第一執行語句和第二執行語句，所述第一執行語句和所述第二執行語句處于同一串行執行支路，且所述第二執行語句對所述第一執行語句不存在依賴關系，所述依賴關系是指所述第二執行語句的執行依賴所述第一執行語句的執行結果；

根據所述依賴關系，將所述目標程序的當前執行順序調整為目標執行順序，其中，所述第一執行語句和所述第二執行語句處于不同的并行執行支路。

優選的，所述根據所述依賴關系，將所述目標程序的當前執行順序調整為目標執行順序，具體包括：

根據所述依賴關系，將所述目標程序的當前執行順序調整為第一執行順序，其中，所述第一執行語句和所述第二執行語句處于不同的并行執行支路；

獲取調整為第一執行順序的目標程序中并行執行支路的數量；

若所述調整為第一執行順序的目標程序中并行執行支路的數量大于預設閾值，根據所述依賴關系和所述預設閾值，將所述目標程序的第一執行順序調整為目標執行順序，所述調整為目標執行順序的目標程序中并行執行支路的數量不大于所述預設閾值，所述預設閾值是根據所述目標程序需運行平臺的并行計算資源設定的；

若所述調整為第一執行順序的目標程序中并行執行支路的數量不大于預設閾值，則將所述第一執行順序確定為所述目標程序的目標執行順序。

優選的，所述根據所述依賴關系和所述預設閾值，將所述目標程序的第一執行順序調整為目標執行順序，具體包括：