[發明專利]半導體存儲元件

有效

• 申請號: 201710275226.6
• 申請日: 2017-04-25
• 公開（公告）號: CN108666322B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 陳建宏;莊孟屏;陳東郁;郭有策
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體存儲元件，包含：

第一P型阱區，該第一P型阱區的延伸方向與一第一方向平行；

第二P型阱區，該第二P型阱區的延伸方向與該第一方向平行；

N型阱區，沿著該第一方向延伸，該N型阱區位于該第一P型阱區以及該第二P型阱區之間；

其中，當由一平面圖視向該半導體存儲元件時，滿足以下條件：

(1)該半導體存儲元件定義有多個第一區域，各該第一區域沿著該第一方向排列；

(2)該半導體存儲元件定義有至少一第二區域，且該第二區域位于兩該第一區域之間，該第二區域與該第一區域彼此并不重疊；

(3)各該第二區域內還包含有至少兩個第一電壓提供接觸件，分別提供一第一電壓至該第一P型阱區以及該第二P型阱區，以及至少一第二電壓提供接觸件，提供一第二電壓至該N型阱區，其中該第一電壓提供接觸件以及該第二電壓提供接觸件并不位于各該第一區域內；以及

(4)每一個第一區域內以及每一個第二區域內都包含有一個存儲單元，每一個該存儲單元都包含有多個N型晶體管以及多個P型晶體管，各該P型晶體管都位于該N型阱區的一范圍內，而各該N型晶體管位于該第一P型阱區的一范圍內或該第二P型阱區的一范圍內。

2.如權利要求1所述的半導體存儲元件，其中還包含有第一位線、第二位線以及多條字符線，每一個存儲單元都包含有第一反向器以及第二反向器，該第一反向器包含有第一N型晶體管以及第一P型晶體管，該第二反向器包含有第二N型晶體管以及第二P型晶體管，且該第一反向器與該第二反向器互相耦合，第三N型晶體管，該第三N型晶體管具有源極以及漏極，分別與該第一反向器的輸出端以及該第一位線相連，一第四N型晶體管，該第四N型晶體管具有源極以及漏極，分別與該第二反向器的輸出端以及該第二位線相連，且該第三N型晶體管的一柵極以及該第四N型晶體管的一柵極都與該多條字符線中的其中一條字符線相連。

3.如權利要求2所述的半導體存儲元件，其中各該存儲單元中的該第一 P型晶體管與該第二P型晶體管位于該N型阱區的該范圍內，該第一N型晶體管與該第三N型晶體管位于該第一P型阱區的該范圍內，該第二N型晶體管與該第四N型晶體管位于該第二P型阱區的該一范圍內。

4.如權利要求2所述的半導體存儲元件，其中該第一區域內還包含:

與該第三N型晶體管以及該第一位線相連的第一接觸；

與該第四N型晶體管以及該第二位線相連的第二接觸；

與該多條字符線中的其中一條以及該第三N型晶體管的該柵極相連的第三接觸；以及

與該多條字符線中的其中一條以及該第四N型晶體管的該柵極相連的第四接觸。

5.如權利要求1所述的半導體存儲元件，其中該第一區域內并不包含有提供該第一電壓予該第一P型阱區的任何接觸結構。

6.如權利要求1所述的半導體存儲元件，其中該第一區域內并不包含有提供該第一電壓予該第二P型阱區的任何接觸結構。

7.如權利要求1所述的半導體存儲元件，其中該第一區域內并不包含有提供該第二電壓予該N型阱區的任何接觸結構。

8.如權利要求1所述的半導體存儲元件，還包含有至少一第三區域，位于該第一區域以及該第二區域之間，其中每一個第三區域內包含有一個該存儲單元，且該第三區域不與該第一區域以及該第二區域重疊。

9.如權利要求8所述的半導體存儲元件，其中該第一區域、該第二區域以及該第三區域沿著該第一方向排列。

10.如權利要求8所述的半導體存儲元件，其中從該平面圖看，每一個第三區域與至少一個第一區域相鄰，且該第三區域與該第一區域的交界部分定義有一第一交界線，該第一交界線不與該第一電壓提供接觸件以及該第二電壓提供接觸件重疊。