[發明專利]寄存器異常檢測裝置

有效

• 申請號: 201710272530.5
• 申請日: 2017-04-24
• 公開（公告）號: CN107402830B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 栗林英毅;平山博文
• 申請（專利權）人: 阿自倍爾株式會社
• 主分類號: G06F11/07
• 分類號: G06F11/07;G06F11/10
• 代理公司: 上海華誠知識產權代理有限公司 31300
• 代理人: 肖華

本發明的寄存器異常檢測裝置能在不使用高處理能力的CPU的情況下提高異常檢測的可靠性。在IC(2)中，在算出被寫入寄存器(2A)的數據的CRC期待值后，反復算出CRC現狀值，并將算出的CRC現狀值更新存儲至CRC現狀值存儲部(2E)。每算出一次CRC現狀值，就判定一次CRC期待值與CRC現狀值的一致/不一致，并將其判定結果寫入至錯誤檢測寄存器(2H)。CPU(1)定期地讀出寫入在錯誤檢測寄存器(2H)中的判定結果以及存儲在CRC現狀值存儲部(2E)中的CRC現狀值，根據該讀出的判定結果(第1判定結果)以及利用CRC現狀值而獲得的判定結果(第2判定結果)來檢測寫入寄存器(2A)中的數據的異常。

技術領域

本發明涉及一種檢測寄存器中所寫入的數據的異常的寄存器異常檢測裝置。

背景技術

一直以來，在使用微電腦來進行各種處理的電子電路中，會將從運算處理部(CPU(Central Processing Unit中央處理單元))送來的數據寫入至IC(Integrated Circuit集成電路)內部的寄存器。在該使用微電腦的電子電路中，IC內部的寄存器中所寫入的數據(寄存器值)有時會因噪聲等因素而意外地改寫。

因此，以往在CPU側進行有下述(1)、(2)那樣的處理。

(1)在動作中始終對寄存器值進行輪詢，由此監視寄存器值是否發生了變化，在盡管未進行對寄存器的寫入但寄存器值發生了變化的情況下，判斷寄存器值(寄存器中所寫入的數據)發生了異常，從而寫入正確值。

(2)在寄存器初始設定后，以一定間隔持續寫入與初始設定時相同的值。由此，即便寄存器值因噪聲等的影響而發生了變化，寄存器值也會被正確值覆蓋。

【現有技術文獻】

【非專利文獻】

【非專利文獻1】“20μs穩定、250kSPS的24位Σ-ΔADC-Analog Devices”(20μsセトリング、250kSPSの24ビットΣ-ΔADC-Analog Devices)，〔2016年4月5日檢索〕，網址＜URL：http://www.analog.com/media/jp/technical-documentation/data-sheets/AD7176-2_jp.pdf#search＝'20+％CE％BCs％E3％82％BB％E3％83％88％E3％83％AA％E3％83％B3％E3％82％B0％E3％80％81250+kSPS％E3％81％AE'＞

【非專利文獻2】“8-Channel,Low“否”ise,Low Power,24-Bit,Sigma-Delta ADCwith PGA and Reference”，〔2016年4月5日檢索〕，網址＜URL：http://www.analog.com/media/en/technical-documentation/data-sheets/AD7124-8.pdf#search＝'8Channel％2C+Low+“否”ise％2C+Low+Power％2C+24Bit％2C'＞

發明內容

【發明要解決的問題】

然而，要在CPU側進行上述(1)、(2)那樣的處理，必須選定高處理能力的CPU。此外，為了確認寄存器中所寫入的數據的異常(寄存器異常)，從CPU到IC的訪問會增加，由此導致耗電也增大。

再者，也有在IC側而非CPU側內置有下述(3)、(4)那樣的結構的例子(例如，參考非專利文獻1、2)。

(3)準備2個寄存器，將一寄存器作為動作設定用寄存器，將另一寄存器作為期待值存儲用寄存器。與從CPU對動作設定用寄存器進行寫入相同的值也被復制到期待值存儲用寄存器。在盡管未發生從CPU到動作設定用寄存器的寫入但動作設定用寄存器中所寫入的值與期待值存儲用寄存器中所寫入的值不一樣的情況下，使用錯誤檢測寄存器對CPU通知寄存器異常。