[發明專利]接收器電路

有效

• 申請號: 201710268915.4
• 申請日: 2017-04-21
• 公開（公告）號: CN107342781B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 穆罕默德·博拉特凱爾;呂西安·約翰內斯·布倫默斯
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H04B1/12
• 分類號: H04B1/12
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種接收器電路，其特征在于，包括：

輸入端，所述輸入端被配置成接收輸入信號；

前饋ADC，所述前饋ADC被配置成基于所述輸入信號提供前饋數字信號；

前饋DAC，所述前饋DAC被配置成基于所述前饋數字信號提供前饋模擬信號；

前饋減法器，所述前饋減法器被配置成基于所述前饋模擬信號與所述輸入信號之間的差異提供誤差信號；

誤差LNA，所述誤差LNA被配置成基于所述誤差信號提供經放大誤差信號；

誤差ADC，所述誤差ADC被配置成基于所述經放大誤差信號提供數字經放大誤差信號；

混頻器，所述混頻器被配置成下變頻所述輸入端與所述誤差ADC之間的信號路徑中的信號；和

誤差抵消塊，所述誤差抵消塊被配置成基于所述數字經放大誤差信號與所述前饋數字信號之間的差異提供誤差抵消信號；

所述接收器電路另外包括被配置成基于所述經放大誤差信號向所述誤差抵消塊提供校準誤差信號的校準反饋路徑，且其中所述誤差抵消塊被配置成為所述輸入端與所述誤差ADC之間的信號路徑中的一個或多個分量設置分量/操作參數。

2.根據權利要求1所述的接收器電路，其特征在于，所述混頻器包括被配置成下變頻所述輸入信號以便提供經下變頻輸入信號的輸入混頻器，其中所述前饋ADC被配置成基于所述經下變頻輸入信號提供所述前饋數字信號，且其中所述前饋減法器被配置成基于所述前饋模擬信號與所述經下變頻輸入信號之間的差異提供所述誤差信號。

3.根據權利要求1或權利要求2所述的接收器電路，其特征在于，所述混頻器包括被配置成下變頻所述誤差信號以便提供經下變頻誤差信號的誤差混頻器，其中所述誤差LNA被配置成基于所述經下變頻誤差信號提供經放大誤差信號。

4.根據權利要求1或2所述的接收器電路，其特征在于，所述混頻器包括被配置成下變頻所述輸入信號以便提供經下變頻輸入信號的前饋輸入混頻器，其中所述前饋ADC被配置成基于所述經下變頻輸入信號提供所述前饋數字信號，所述前饋減法器被配置成基于所述前饋模擬信號與所述輸入信號之間的差異提供所述誤差信號，且其中作為輸入提供到所述前饋ADC的信號為作為輸入提供到所述前饋減法器的信號的經下變頻版本。

5.根據權利要求1或2所述的接收器電路，其特征在于，所述混頻器包括被配置成下變頻所述前饋模擬信號以便提供經下變頻前饋模擬信號的前饋模擬混頻器，其中所述前饋減法器被配置成基于所述經下變頻前饋模擬信號與所述輸入信號之間的差異提供誤差信號。

6.根據權利要求1或2所述的接收器電路，其特征在于，所述混頻器包括被配置成下變頻所述前饋數字信號以便提供經下變頻前饋數字信號的前饋數字混頻器，其中所述前饋DAC被配置成基于所述經下變頻前饋數字信號提供所述前饋模擬信號。

7.根據權利要求1或2所述的接收器電路，其特征在于，所述接收器電路另外包括被配置成基于所述輸入信號提供經延遲輸入信號的延遲塊，且其中所述前饋減法器被配置成基于所述前饋模擬信號與所述經延遲輸入信號之間的差異提供所述誤差信號。

8.根據權利要求1或2所述的接收器電路，其特征在于，所述接收器電路另外包括：

干擾輸入端，所述干擾輸入端被配置成接收來自協同定位發射器的能表示發射信號的干擾輸入信號；和

干擾補償器，所述干擾補償器被配置成基于所述干擾輸入信號和所述輸入信號提供經補償輸入信號，其中所述前饋ADC被配置成基于所述經補償輸入信號提供所述前饋數字信號，且其中所述前饋減法器被配置成基于所述前饋模擬信號與所述經補償輸入信號之間的差異提供所述誤差信號。

9.根據權利要求1或2所述的接收器電路，其特征在于，所述接收器電路另外包括被配置成基于所述前饋數字信號產生1位經噪聲整形前饋信號的數字噪聲整形器，且其中所述前饋DAC被配置成基于所述經噪聲整形前饋信號提供所述前饋模擬信號。