[發(fā)明專(zhuān)利]GaN芯片及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710267549.0
• 申請(qǐng)日: 2017-04-21
• 公開(kāi)（公告）號(hào): CN107134484A
• 公開(kāi)（公告）日: 2017-09-05
• 發(fā)明（設(shè)計(jì)）人: 何宏波;徐靜
• 申請(qǐng)（專(zhuān)利權(quán)）人: 四川北斗衛(wèi)星導(dǎo)航平臺(tái)有限公司
• 主分類(lèi)號(hào): H01L29/20
• 分類(lèi)號(hào): H01L29/20;H01L29/778;H01L29/06;H01L21/335;H01L29/423
• 代理公司: 成都金英專(zhuān)利代理事務(wù)所(普通合伙)51218
• 代理人: 袁英

1.一種GaN芯片，包括襯底、源極、漏極和柵極，其特征在于，包括：

（1）硅襯底（701）；

（2）SiN或AlN成核層（501），所述的SiN或AlN成核層（501）設(shè)置在硅襯底（101）的上面；

（3）摻雜GaN緩沖層（401），所述的摻雜GaN緩沖層（401）設(shè)置在SiN或AlN成核層（501）的上面；

（4）AlN或GaN隔離層（301），所述的AlN隔離層或GaN隔離層（301）設(shè)置在摻雜GaN緩沖層（401）的上面；

（5）GaN/InGaN/AlN/GaN雙異質(zhì)結(jié)，所述的GaN/InGaN/AlN/GaN雙異質(zhì)結(jié)設(shè)置在AlN或GaN隔離層（301）的上面；

所述的GaN/InGaN/AlN/GaN雙異質(zhì)結(jié)由下至上，依次設(shè)置未摻雜GaN緩沖層（201）、AlN勢(shì)壘層（103）、InGaN勢(shì)壘層（102）和GaN帽層（101）；

（6）氧化鋁柵介質(zhì)（601），所述的氧化鋁柵介質(zhì)（601）設(shè)置在GaN帽層（101）的上面。

2.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的摻雜GaN緩沖層（401），在GaN材料中摻雜了鎂原子。

3.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的未摻雜GaN緩沖層（201）與InGaN勢(shì)壘層（102），在它們接觸處的100nm區(qū)域內(nèi)，形成2DEG。

4.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的未摻雜GaN緩沖層（201）的厚度在1um~2um之間。

5.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的AlN勢(shì)壘層（103）與柵金屬（1001）形成肖特基接觸，AlN勢(shì)壘層（103）的厚度為1.5nm。

6.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的InGaN勢(shì)壘層（102）與柵金屬（1001）形成肖特基接觸，InGaN勢(shì)壘層（102）的厚度在1~2nm之間。

7.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的GaN帽層（101）為不摻雜的GaN帽層（101）。

8.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于：所述的GaN帽層（101）的厚度在1nm~3nm之間。

9.根據(jù)權(quán)利要求1所述的一種GaN芯片，其特征在于，還包括：至少兩個(gè)隔離區(qū)，所述的隔離區(qū)為電學(xué)隔離區(qū)，用于為GaN基晶體管提供互相隔離的平面結(jié)構(gòu)的有源區(qū)。

10.一種GaN芯片制作方法，其特征在于，包括：

S1. 采用主要為（111）晶面的高阻值硅襯底作為器件的支撐材料，控制襯底電阻值大于5000Ω；

S2. 采用鎂原子對(duì)GaN緩沖層（401）進(jìn)行摻雜，能夠吸收硅襯底與外延層之間因?yàn)榫Ц袷洚a(chǎn)生的應(yīng)力；

S3. 采用MOCVD設(shè)備生長(zhǎng)AlN勢(shì)壘層（103），控制生長(zhǎng)厚度為1.5nm，并保持與柵金屬（1001）形成肖特基接觸；

S4. 采用MOCVD設(shè)備生長(zhǎng)InGaN勢(shì)壘層（102），控制生長(zhǎng)厚度為1~2nm之間，并保持與柵金屬（1001）形成肖特基接觸；

S5. 采用MOCVD設(shè)備在InGaN勢(shì)壘層（102）上生長(zhǎng)GaN帽層（101），GaN帽層（101）不摻雜，控制生長(zhǎng)厚度在1~3nm之間；

S6. 去掉ZEP520電子束光刻膠，采用ALD設(shè)備，鈍化生長(zhǎng)氧化鋁柵介質(zhì)（601），實(shí)現(xiàn)MOS結(jié)構(gòu)，再對(duì)GaN/InGaN/AlN/GaN雙異質(zhì)結(jié)構(gòu)進(jìn)行修復(fù)，減小器件柵極漏電流，提高擊穿電壓；

S7. 采用ZEP520電子束光刻膠制作掩膜，暴露出柵金屬（1001）的gate區(qū)域（1002），采用ICP設(shè)備干法刻蝕掉所述gate區(qū)域（1002）處的GaN材料；

S8. 在GaN帽層（101）上，蒸發(fā)Ti金屬或Al金屬或Ni金屬或Au金屬，形成源漏電極金屬，然后經(jīng)過(guò)濕法剝離工藝形成歐姆接觸的源漏電極，再通過(guò)超高溫退火形成優(yōu)良的歐姆接觸，用來(lái)減小金屬與半導(dǎo)體接觸電阻；

S9. 采用B離子注入方法形成隔離區(qū)，B離子注入穿透InGaN勢(shì)壘層（102）、AlN或GaN隔離層（301），B離子到達(dá)摻雜GaN緩沖層（401），形成一個(gè)電學(xué)隔離區(qū)，用以提供互相隔離的平面結(jié)構(gòu)的有源區(qū)。