[發明專利]一種Allegro軟件中快速定位銅皮void的方法

在審

• 申請號: 201710265963.8
• 申請日: 2017-04-21
• 公開（公告）號: CN107085641A
• 公開（公告）日: 2017-08-22
• 發明（設計）人: 崔銘航;李曉;翟西斌
• 申請（專利權）人: 濟南浪潮高新科技投資發展有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G06F9/44
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 姜明

技術領域

本發明涉及Allegro軟件開發技術，尤其涉及一種Allegro軟件中快速定位銅皮void的方法。

背景技術

目前在電子業界有多款PCB設計軟件，Allegro軟件作為其中的一種，具有非常豐富而強大的功能。此軟件使用獨有的的數據形式存儲設計文件，并且每份設計文件都有相應的獨立數據庫支撐。數據庫中主要有兩類信息：物理信息和邏輯信息。Allegro軟件的各種功能操作，都是對這個數據庫的編輯和操作。同樣的情況，使用軟件提供的擴展Skill接口，也可以對此數據庫進行編輯操作，從而實現一些程序沒有提供的功能，提高Layout工作的效率。

在使用Allegro軟件進行PCB設計時，如果整板上所用的銅皮屬性為靜態銅皮的話，設計期間難免因為打孔和消除DRC而使銅皮產生大量的void。而void會影響銅皮寬度，進而影響銅皮的通流量。如果是電源層的銅皮有大量void，會直接影響板卡的電源穩定性。在PCB輸出前的檢查中，我們通常用眼睛去尋找void來進行補充，但是對于大板卡來說，是一個非常巨大的工程，不光影響作業時間，還會發生疏漏。

發明內容

為了解決以上技術問題，本發明提出了一種Allegro軟件中快速定位銅皮void的方法。能快速定位某塊銅皮上所有void的坐標，以方便補全銅皮和檢查。

本發明的技術方案是：

一種Allegro軟件中快速定位銅皮void的方法，通過Allegro軟件的Skill接口，利用Allegro軟件的專用語言實現快速定位其中一塊銅皮void的坐標，以方便補全銅皮和檢查。

修改軟件的部分配置文件，達到必須的運行環境，從而對設計的后臺數據庫進行修改。

1)首先修改Allegro軟件的菜單欄文件，將其配置文件allegro.men放在Allegro安裝路徑下的/Cadence/SPB_16.5/share/pcb/text/cuimenus目錄下；此步驟的部分分代碼如下：

2)、修改Allegro安裝路徑下的Cadence/SPB_16.5/share/local/pcb/skill目錄下的allegro.ilinit文件，在其中添加一行代碼如下：

load(“check voids on the shape.il”)；

3)、將check voids on the shape.il文件放到Allegro安裝路徑下的Cadence/SPB_16.5/share/local/pcb/skill目錄下；

4)、在菜單欄中執行Check the voids on the shape命令，即可實現。

本發明的有益效果是

能快速定位某塊銅皮上所有void的坐標，以方便補全銅皮和檢查。該方法方便快捷，保證正確性，能有效提高layout工作效率。

附圖說明

圖1是實施Skill程序的原理示意圖。

具體實施方式

下面對本發明的內容進行更加詳細的闡述：

本發明的實施具體實現需要修改軟件的部分配置文件，以達到必須的運行環境，從而對設計的后臺數據庫進行修改。圖1為實施Skill程序的原理示意：

1.首先修改Allegro軟件的菜單欄文件，將其配置文件allegro.men放在Allegro安裝路徑下的/Cadence/SPB_16.5/share/pcb/text/cuimenus目錄下。此步驟的部分分代碼如下：

2.修改Allegro安裝路徑下的Cadence/SPB_16.5/share/local/pcb/skill目錄下的allegro.ilinit文件，在其中添加一行代碼如下：

load(“check voids on the shape.il”)

3.將check voids on the shape.il文件放到Allegro安裝路徑下的Cadence/SPB_16.5/share/local/pcb/skill目錄下。

4.在菜單欄中執行Check the voids on the shape命令，即可實現此發明描述的功能。

功能核心部分源代碼如下：

使用時，先在Allegro軟件中點擊功能選項；

點擊功能選項后，鼠標框選被檢查的銅皮。彈出對話框，顯示被框選銅皮上所有void坐標。