[發明專利]制造半導體器件的方法

在審

• 申請號: 201710265482.7
• 申請日: 2017-04-21
• 公開（公告）號: CN107393875A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 馬庫斯·布魯恩鮑爾
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 蔡勝有,蘇虹

技術領域

本申請涉及制造半導體器件的方法。

背景技術

用于制造半導體器件的薄晶片易于彎曲。在晶片制造工藝中，特別地，在晶片的切割期間，晶片的彎曲可能會引起顯著的問題。

發明內容

根據一個方法的實施方案，該方法包括提供機械均勻的半導體基底，以及在基底中形成機械結構。

根據一個晶片的實施方案，晶片包括在半導體基底上的半導體器件，并且基底包括機械結構。

根據一個管芯的實施方案，管芯包括在半導體基底上的半導體器件，并且半導體基底包括機械結構。

附圖說明

根據示例性實施方案和參考以下附圖的示例性實施方案的以下描述，本文公開的技術的目的和特征將變得明顯，其中除非另有說明，否則貫穿各個附圖相同的附圖標記表示相同的部件。

圖1示出了制造半導體器件的方法的實施方案。

圖2A至圖2H示出了形成半導體基底的方法的實施方案的截面圖。

所示的結構和/或裝置不一定是按比例繪制的。

具體實施方式

在下面的實施方案中，參照附圖公開了實施方式和相關的效果。如本文所使用的，貫穿說明書相同的術語指代相同的元件。

圖1是示意性地示出根據一些實施方案的方法的流程的圖。該方法可以用于制造半導體器件。在一些實施方案中，設置在晶片基底上的多個半導體器件結構形成待在晶片基底上制造的相應的多個集成電路的一部分。例如，半導體器件芯片可以各自包括一個或多個集成電路。在一些實施方案中，半導體器件包括功率晶體管。在一些實施方案中，半導體器件包括微機電元件或微機電系統(MEMS)。例如，半導體器件可以包括諸如壓力傳感器元件的機械傳感器元件。在一些實施方案中，上述元件中的至少兩個組合在半導體器件芯片中。

通常，該方法包括提供包括機械均勻的半導體基底的晶片。該方法還包括在半導體基底中形成機械結構。

在S110處，在示例性實施方案中，提供了包括基底的晶片。在所示實施方案中，基底是機械均勻的。在一些實施方案中，基底是結晶的(crystalline)。在一些實施方案中，基底是單晶。基底可以包括缺陷，特別是晶格缺陷?；走€可以包括雜質。特別地，基底可以是摻雜的，例如在基底的表面處具有n阱和/或p阱?；卓梢园ㄆ渌瘜W不均勻性。換言之，盡管基底的晶格可能是有缺陷的且基底的一些部分可以包括不同種類和級別的雜質，但是就宏觀尺度上的機械性而言，基底是均勻的。例如，彈性模量由在整個基底上恒定的張量表示。在一些實施方案中，晶片包括形成在晶片的邊緣上的加固件，例如所謂的太鼓(Taiko)環，其強化晶片和/或保持基底。

在S120處，在一些實施方案中，該方法包括在基底之上形成掩模層。在一些實施方案中，利用光刻技術提供掩模層。掩模層具有開口，即，掩模層被結構化或圖案化。例如，掩模層可以包括平行和/或正交地布置的多個溝槽。在一些實施方案中，溝槽以六邊形“蜂窩”圖案布置。技術人員可以設想其他布置。在一個實施方案中，除了待在基底中基于當前掩模形成的結構元件之外，還考慮其他結構元件(例如，待在基底上形成的裂紋阻擋件)來設計掩模。

在S130處，將掩模層暴露于蝕刻劑。在一些實施方案中，蝕刻劑是濕蝕刻劑。在一些實施方案中，蝕刻劑是干蝕刻劑，例如等離子體蝕刻。因此，經由掩模層中的開口，蝕刻劑被施加到基底，在開口處晶片的基底的表面暴露于蝕刻劑和/或等離子體。在一些實施方案中，蝕刻劑是濕蝕刻劑，其可以進入掩模層中的開口并且從開口的底部蝕刻(即，基底表面向下進入基底)。在一些實施方案中，執行等離子體蝕刻。蝕刻的至少一個效果可以是在基底中形成一個或多個腔。腔復制掩模層的結構或圖案。盡管在圖1中未示出，在施加蝕刻劑并且使蝕刻劑以其方式進入基底起作用之后，在一些實施方案中，去除圖案化掩模層。此外，可以清潔晶片，特別是去除掩模層的剩余部分，并且去除蝕刻劑和/或蝕刻期間形成的任何碎屑或其他反應產物。在其他實施方案中，可以應用基于各種蝕刻技術的兩個或更多個蝕刻步驟。可以通過許多考慮來引導本領域技術人員，例如待形成的腔的圖案，可用的蝕刻技術以及完成蝕刻所需的時間量。