[發明專利]拼接屏同步顯示方法

在審

• 申請號: 201710264824.3
• 申請日: 2017-04-21
• 公開（公告）號: CN107068089A
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 周濤;方磊
• 申請（專利權）人: 安徽森度科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/34;G09G5/14
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.拼接屏同步顯示方法，其特征在于，包括：

配置模數轉換芯片輸出格式為interlace VGA，按奇偶場輸出；

配置主MCU接收端輸入格式為 VGA；

在模數轉換芯片VSYNC與主MCU VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的芯片，所述芯片為單穩態觸發器或D觸發器加一個與門；

主MCU接收到整幀視頻數據后對其進行交換；

主MCU將接收到的數據同步分配給各顯示單元的顯卡；

采用三色LED燈對液晶屏之間的縫隙進行填充；對選定的顯卡的每個輸出端口寫入相同的EDID數據；

對顯卡的每個輸出端口按照拼接屏的顯示單元和縫隙填充的三色LED燈進行編號；編碼器為每幀數據打上時間戳；

將編號后的顯卡輸出的顯示信號和三色LED燈通過純硬件工作站進行單一邏輯屏的顯示；

多個解碼器之間通過同步線依次連接，將其中一個解碼器作為主設備，其余的解碼器作為從設備，主設備向從設備發送時鐘信號和同步數據，從設備通過時鐘信號同步自己的內部時鐘；

多個解碼器之間通過以太網消息交互同步當前處理幀的時間戳；解碼器向編碼器發送數據接收報告，所述編碼器根據接收的報告調整發送速率；

編碼器將每幀數據拆分成固定長度的分片，每幀分片由按遞增序號進行標識；

解碼器接收模塊，收到分片報文以后，檢查序號是否連續，統計丟包、亂序的報文數，以及幀超時個數；

解碼器定時向編碼器發送接收報告，報告中攜帶該路信號在該解碼器接收過程中的接收包總數、丟包數、亂序報文數，以及幀超時個數；以及發送速率調整步驟：編碼器根據接收到的解碼器的報告調整向該解碼器發送數據的速率。