[發(fā)明專(zhuān)利]一種拼接屏多級(jí)同步視頻監(jiān)控方法在審
| 申請(qǐng)?zhí)枺?/td> | 201710264772.X | 申請(qǐng)日: | 2017-04-21 |
| 公開(kāi)(公告)號(hào): | CN107135329A | 公開(kāi)(公告)日: | 2017-09-05 |
| 發(fā)明(設(shè)計(jì))人: | 周濤;方磊 | 申請(qǐng)(專(zhuān)利權(quán))人: | 安徽森度科技有限公司 |
| 主分類(lèi)號(hào): | H04N5/04 | 分類(lèi)號(hào): | H04N5/04;H04N5/268;H04N7/18;G09G3/36;G09G5/14 |
| 代理公司: | 暫無(wú)信息 | 代理人: | 暫無(wú)信息 |
| 地址: | 230000 安徽省合肥市廬*** | 國(guó)省代碼: | 安徽;34 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 拼接 多級(jí) 同步 視頻 監(jiān)控 方法 | ||
1.一種拼接屏多級(jí)同步視頻監(jiān)控方法,其特征在于,包括:
配置模數(shù)轉(zhuǎn)換芯片輸出格式為interlace VGA,按奇偶場(chǎng)輸出;
配置主MCU接收端輸入格式為 VGA;
在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入起合并奇場(chǎng)VSYNC、偶場(chǎng)VSYNC作用的芯片,所述芯片為單穩(wěn)態(tài)觸發(fā)器或D觸發(fā)器加一個(gè)與門(mén);
主MCU接收到整幀視頻數(shù)據(jù)后對(duì)其進(jìn)行交換;
采用三色LED燈對(duì)液晶屏之間的縫隙進(jìn)行填充;對(duì)選定顯示單元顯卡的每個(gè)輸出端口寫(xiě)入相同的EDID數(shù)據(jù);
對(duì)顯卡的每個(gè)輸出端口按照拼接屏的顯示單元和縫隙填充的三色LED燈進(jìn)行編號(hào);編碼器為每幀數(shù)據(jù)打上時(shí)間戳;
將編號(hào)后的顯卡輸出的顯示信號(hào)和三色LED燈通過(guò)純硬件工作站進(jìn)行單一邏輯屏的顯示;
多個(gè)解碼器之間通過(guò)同步線(xiàn)依次連接,將其中一個(gè)解碼器作為主設(shè)備,其余的解碼器作為從設(shè)備,主設(shè)備向從設(shè)備發(fā)送時(shí)鐘信號(hào)和同步數(shù)據(jù),從設(shè)備通過(guò)時(shí)鐘信號(hào)同步自己的內(nèi)部時(shí)鐘;
多個(gè)解碼器之間通過(guò)以太網(wǎng)消息交互同步當(dāng)前處理幀的時(shí)間戳;解碼器向編碼器發(fā)送數(shù)據(jù)接收?qǐng)?bào)告,所述編碼器根據(jù)接收的報(bào)告調(diào)整發(fā)送速率;
主MCU將接收到的數(shù)據(jù)同步分配給各顯示單元的顯卡。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于安徽森度科技有限公司,未經(jīng)安徽森度科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710264772.X/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。





