[發(fā)明專利]n溝道DEMOS器件有效
| 申請?zhí)枺?/td> | 201710263933.3 | 申請日: | 2017-04-21 |
| 公開(公告)號: | CN107305867B | 公開(公告)日: | 2023-09-08 |
| 發(fā)明(設(shè)計)人: | C·特塞;I·可汗;S·唐 | 申請(專利權(quán))人: | 德克薩斯儀器股份有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L27/088;H01L29/78;H01L29/06 |
| 代理公司: | 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司 11245 | 代理人: | 徐東升;趙蓉民 |
| 地址: | 美國德*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 溝道 demos 器件 | ||
1.一種制造具有n溝道漏極延伸金屬氧化物半導(dǎo)體器件即n溝道DENMOS器件的集成電路即IC的方法,其包括:
提供襯底,所述襯底具有在其上的摻雜表面層;
形成限定長度方向和寬度方向的至少一個p阱指形件,其在包括溝道區(qū)的所述表面層內(nèi)具有p阱摻雜;
在所述p阱指形件的一側(cè)上形成第一n阱,并且在所述p阱指形件的相對側(cè)上形成第二n阱;
在限定第一有源區(qū)的所述表面層的一部分上形成場介電層,所述第一有源區(qū)具有第一有源區(qū)邊界,所述第一有源區(qū)邊界包括沿著所述寬度方向的WD邊界,在所述第一有源區(qū)邊界之中具有所述溝道區(qū);
在所述溝道區(qū)上方形成柵極堆疊,所述柵極堆疊包括柵極介電層和在所述柵極介電層上的圖案化柵電極;
植入所述p阱指形件以形成第一p型層,所述第一p型層在所述第一有源區(qū)外部被摻雜第一摻雜水平,并且與所述WD邊界相距至少第一最小距離;
植入所述p阱指形件以形成第二p型層,所述第二p型層被摻雜小于所述第一摻雜水平的第二摻雜水平并且具有比所述第一最小距離更接近所述WD邊界的第二最小距離,以及
在所述第一n阱內(nèi)形成n+源極并且在所述第二n阱內(nèi)形成n+漏極。
2.根據(jù)權(quán)利要求1所述的方法,其中所述第一p型層與所述WD邊界相距至少0.5μm,并且其中所述第二最小距離是零,以使得所述第二p型層在所述WD邊界上方并且延伸到所述第一有源區(qū)內(nèi)。
3.根據(jù)權(quán)利要求1所述的方法,其中所述場介電層是通過硅局部氧化工藝即LOCOS工藝形成的。
4.根據(jù)權(quán)利要求1所述的方法,其中所述第一p型層和所述第二p型層均在形成所述場介電層之后形成。
5.根據(jù)權(quán)利要求1所述的方法,其中所述至少一個p阱指形件包括多個所述p阱指形件。
6.根據(jù)權(quán)利要求1所述的方法,其中所述第一摻雜水平是所述第二摻雜水平的至少2倍。
7.一種n溝道漏極延伸金屬氧化物半導(dǎo)體器件即n溝道DENMOS器件,其包括:
襯底,所述襯底具有在其上的摻雜表面層;
限定長度方向和寬度方向即p阱寬度方向的至少一個p阱指形件,其具有在所述表面層內(nèi)形成的p阱摻雜;
第一n阱和第二n阱,所述第一n阱在所述p阱指形件的一側(cè)上并包括在其中的n+源極,所述第二n阱在所述p阱指形件的相對側(cè)上并包括在其中的n+漏極;
在所述源極和所述漏極之間的所述p阱指形件的溝道區(qū)上方的柵極堆疊,所述柵極堆疊包括柵極介電層和在所述柵極介電層上的圖案化柵電極;
在限定第一有源區(qū)的所述表面層的一部分上的場介電層,所述第一有源區(qū)具有第一有源區(qū)邊界,所述第一有源區(qū)邊界包括沿著所述寬度方向的WD邊界,在所述第一有源區(qū)邊界之中具有所述溝道區(qū);
第一p型層,其在所述第一有源區(qū)外部被摻雜第一摻雜水平并且與所述WD邊界相距至少第一最小距離;以及
第二p型層,其被摻雜小于所述第一摻雜水平的第二摻雜水平并且具有比所述第一最小距離更接近所述WD邊界的第二最小距離。
8.根據(jù)權(quán)利要求7所述的DENMOS器件,其中所述第二最小距離是零,以使得所述第二p型層在所述WD邊界上方并且延伸到所述第一有源區(qū)內(nèi)。
9.根據(jù)權(quán)利要求7所述的DENMOS器件,其中所述場介電層包括硅局部氧化氧化物即LOCOS氧化物。
10.根據(jù)權(quán)利要求7所述的DENMOS器件,其中所述第一p型層與所述WD邊界相距至少0.5μm,并且其中所述第一p型層和所述第二p型層均在所述p阱寬度方向上從所述p阱指形件的邊緣凹陷。
11.根據(jù)權(quán)利要求7所述的DENMOS器件,其中所述第一摻雜水平是所述第二摻雜水平的至少2倍。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于德克薩斯儀器股份有限公司,未經(jīng)德克薩斯儀器股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710263933.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





