[發明專利]人工神經網絡處理裝置

有效

• 申請號: 201710258133.2
• 申請日: 2017-04-19
• 公開（公告）號: CN107679621B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 方紹峽;隋凌志;于謙;王俊斌;單羿
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京卓孚律師事務所 11821
• 代理人: 任宇

1.一種用于運行神經網絡的神經網絡處理器，包括：

內存控制器組，其包括一個或多個內存控制器，每個內存控制器用于訪問對應的外部儲存芯片，所述外部儲存芯片儲存神經網絡數據和指令；

片上總線，用于內存控制器組與處理器內核陣列之間的通信；和

處理器內核陣列，所述處理器內核陣列包括一個或多個處理器內核，每個處理器內核進一步包括：

寄存器，用于配置神經網絡處理器的工作參數和獲取神經網絡處理器的工作狀態；

指令模塊，用于獲取并解析外部儲存芯片中的指令并將解析結果傳遞至數據傳輸控制器；

數據傳輸控制器，用于基于指令模塊的解析結果將神經網絡數據寫入緩存模塊，以及將一個或多個卷積計算單元和混合計算單元的計算結果從緩存模塊寫回外部儲存芯片；

緩存模塊，用于儲存神經網絡數據和計算結果，所述計算結果包括中間計算結果和最終計算結果；

一個或多個卷積計算單元，用于進行卷積計算并獲得卷積計算結果；和

混合計算單元，用于進行混合計算并獲得混合計算結果，以基于卷積計算的結果進行再加工，其中，所述混合計算單元包括：池化計算單元、逐元素計算單元、尺寸變換計算單元和全連接計算單元，

其中，所述卷積計算單元與所述混合計算單元相分離，且脫離順序執行的流水線限制而彼此獨立。

2.根據權利要求1所述的神經網絡處理器，其中，每個卷積計算單元進一步包括：

乘法器陣列，用于進行卷積計算并獲得卷積計算結果；

加法樹，其與乘法器陣列相連，用于對卷積計算結果求和；和

非線性計算陣列，其與所述加法樹相連，用于把非線性函數操作應用到加法樹的輸出上。

3.根據權利要求1所述的神經網絡處理器，其中，所述緩存模塊進一步包括：

緩存池，用于儲存神經網絡數據和卷積計算單元、混合計算單元的計算結果，所述計算結果包括中間計算結果和最終計算結果；

數據寫調度單元，用于將神經網絡數據和所述卷積計算單元、混合計算單元的計算結果寫入緩存池；

數據讀調度單元，用于從緩存池讀取計算所需的數據和所述卷積計算單元、混合計算單元的計算結果。

4.根據權利要求3所述的神經網絡處理器，其中，所述緩存池進一步包括：一個或多個緩存塊。

5.根據權利要求3所述的神經網絡處理器，其中，數據寫調度單元還包括：

一個或多個寫調度通道，每個寫調度通道用于與所述一個或多個卷積計算單元以及所述混合計算單元中的對應計算單元的輸出連通；和

寫仲裁單元，用于根據預定規則對所述一個或多個寫調度通道進行排隊，從而對所述一個或多個卷積計算單元以及所述混合計算單元的計算結果的寫入進行調度。

6.根據權利要求3所述的神經網絡處理器，其中，數據讀調度單元還包括：

一個或多個讀調度通道，每個讀調度通道用于與所述一個或多個卷積計算單元以及所述混合計算單元中的對應計算單元的輸入連通；和

讀仲裁單元，用于根據預定規則對所述一個或多個讀調度通道進行排隊，從而對所述一個或多個卷積計算單元以及所述混合計算單元的計算結果的讀取進行調度。

7.根據權利要求1所述的神經網絡處理器，其中，指令模塊包括：

第一指令單元，用于獲取并解析外部儲存芯片中的指令；

第二指令單元，用于獲取并解析外部儲存芯片中的指令；和

指令分發單元，用于選擇啟動第一指令單元和第二指令單元中的一個，并將啟動的指令單元的解析結果傳遞至數據傳輸控制器。

8.根據權利要求7所述的神經網絡處理器，其中，所述第一指令單元還包括：

第一指令獲取單元，用于獲取外部儲存芯片組中的指令；

第一指令解析單元，用于對獲取的指令進行解析以獲得解析結果。