[發明專利]人工神經網絡處理裝置

有效

• 申請號: 201710257629.8
• 申請日: 2017-04-19
• 公開（公告）號: CN107704922B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 方紹峽;隋凌志;于謙;王俊斌;單羿
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F15/78
• 代理公司: 北京卓孚律師事務所 11821
• 代理人: 任宇

1.一種用于運行神經網絡的神經網絡處理器，包括：

內存控制器組，其包括一個或多個內存控制器，每個內存控制器用于訪問對應的外部儲存芯片，所述外部儲存芯片儲存神經網絡數據和指令；

片上總線，用于內存控制器組與處理器內核陣列之間的通信；和

處理器內核陣列，所述處理器內核陣列包括一個或多個處理器內核，每個處理器內核進一步包括：

寄存器，用于配置神經網絡處理器的工作參數和獲取神經網絡處理器的工作狀態；

指令模塊，用于獲取并解析外部儲存芯片中的指令并將解析結果傳遞至數據傳輸控制器；

數據傳輸控制器，用于基于指令模塊的解析結果將從所述外部儲存芯片接收的神經網絡數據寫入數據寫調度單元，以及將計算模塊的計算結果從數據讀調度單元寫回外部儲存芯片；

數據寫調度單元，用于將由所述數據傳輸控制器寫入的神經網絡數據和計算模塊的計算結果寫入緩存池；

緩存池，用于儲存神經網絡數據和計算模塊的計算結果，所述計算結果包括中間計算結果和最終計算結果；

數據讀調度單元，用于從緩存池讀取計算所需的數據和計算模塊的計算結果；和

計算模塊，其包括多個計算單元，用于進行運行神經網絡所需的計算，計算單元的計算類型包括卷積計算、求和計算、非線性計算、池化計算、逐元素計算、尺寸變換計算，

其中，數據寫調度單元還包括：

相互獨立的多個寫調度通道，每個寫調度通道用于與所述多個計算單元中的對應計算單元的輸出連通；和

寫仲裁單元，用于根據預定規則對所述多個寫調度通道進行排隊，從而對所述多個計算單元的計算結果的寫入進行調度，

其中，數據讀調度單元還包括：

相互獨立的多個讀調度通道，每個讀調度通道用于與所述多個計算單元中的對應計算單元的輸入連通；和

讀仲裁單元，用于根據預定規則對所述多個讀調度通道進行排隊，從而對所述多個計算單元的計算結果的讀取進行調度。

2.根據權利要求1所述的神經網絡處理器，其中，緩存池還包括一個或多個緩存塊。

3.根據權利要求1所述的神經網絡處理器，其中，所述多個讀調度通道中的若干通道與數據傳輸控制器的輸入連通。

4.根據權利要求1所述的神經網絡處理器，其中，計算模塊還包括：

卷積計算單元陣列，包括多個卷積計算單元，每個卷積計算單元用于進行卷積計算并獲得卷積計算結果；和

混合計算單元，用于進行混合計算并獲得混合計算結果。

5.根據權利要求4所述的神經網絡處理器，其中，卷積計算單元還包括：

乘法器陣列，用于進行卷積計算并獲得卷積計算結果；

加法樹，其與乘法器陣列相連，用于對卷積計算結果求和；和

非線性計算陣列，其與所述加法樹相連，用于把非線性函數操作應用到加法樹的輸出上。

6.根據權利要求4所述的神經網絡處理器，其中，混合計算單元還包括：池化計算單元、逐元素計算單元、尺寸變換計算單元和全連接計算單元。

7.根據權利要求1所述的神經網絡處理器，其中，指令模塊包括：

第一指令單元，用于獲取并解析外部儲存芯片中的指令；

第二指令單元，用于獲取并解析外部儲存芯片中的指令；和

指令分發單元，用于選擇啟動第一指令單元和第二指令單元中的一個，并將啟動的指令單元的解析結果傳遞至數據傳輸控制器。

8.根據權利要求7所述的神經網絡處理器，其中，所述第一指令單元還包括：

第一指令獲取單元，用于獲取外部儲存芯片組中的指令；

第一指令解析單元，用于對獲取的指令進行解析以獲得解析結果。

9.根據權利要求7所述的神經網絡處理器，其中，所述第二指令單元還包括：

第二指令獲取單元，用于獲取外部儲存芯片組中的指令；

第二指令解析單元，用于對獲取的指令進行解析以獲得解析結果。

10.根據權利要求7所述的神經網絡處理器，其中，指令分發單元對第一指令單元或第二指令單元的解析結果進一步解碼，并將解碼結果發送至數據傳輸控制器。